特征
MAXIⅡCPLD具有以下特点:低成本、低功耗CPLD
■瞬时开启、非易失性架构待机电流低至25uA■提供快速传播延迟和时钟到输出时间提供四个全局时钟,每个逻辑阵列块(LAB)有两个时钟可用
UFM块高达8 Kbits,用于非易失性存储MultiVolt核心,可为以下任一设备提供外部电源电压
3.3V/2.5Vor1.8V多电压I/O接口,支持3.3V、2.5V、1.8V和1.5-V逻辑电平总线友好架构,包括可编程转换速率、驱动强度、总线保持和可编程上拉电阻器
■施密特触发器启用噪声耐受输入(每个引脚可编程)
■I/O完全符合外围组件互连特殊兴趣组(PCI SIG)PCI本地总线规范2.2版,适用于66MHz下的3.3V操作
■支持符合IEEE标准1149.1-1990的热插拔内置联合测试行动组(JTAG)边界扫描测试(BST)电路
ISP电路符合IEEE标准1532
特色