■ 基于高性能、低成本CMOS EEPROM的可编程
基于MAX架构的逻辑器件(PLD)
■ 3.3-V内置系统可编程性(ISP)
IEEE标准1149.1联合测试行动组(JTAG)接口
先进的销锁定能力
–ISP电路符合IEEE标准1532
■ 内置边界扫描测试(BST)电路符合
IEEE标准1149.1-1990
■ 增强的ISP功能:
–增强的ISP算法可加快编程速度
–ISP_Done位,确保完整编程
–在系统编程过程中拉起I/O引脚上的电阻器
■ 高密度PLD,可用栅极范围从600到10000
特色
■ 基于MAX®架构的高性能、低成本CMOS EEPROM可编程逻辑器件(PLD)(见表1)
■ 通过内置的IEEE标准1149.1联合测试行动组(JTAG)接口实现3.3V系统内可编程性(ISP),具有先进的引脚锁定功能
–ISP电路符合IEEE标准1532
■ 符合IEEE标准1149.1-1990的内置边界扫描测试(BST)电路
■ 增强的ISP功能:
–增强的ISP算法可加快编程速度
–ISP_Done位,确保完整编程
–在系统内编程期间拉起I/O引脚上的电阻器