CoolRunner™ XPLA3 XCR3256XL器件是一种3.3V、256宏单元CPLD，适用于需要前沿可编程逻辑解决方案的功率敏感设计。总共16个功能块提供6000个可用门。在最大系统频率为154MHz的情况下，针对针传播延迟快至7.0ns。
快速零功耗TotalCMOS设计技术
CoolRunner XPLA3 CPLD提供TotalCMOS™ 解决方案，包括工艺技术和设计技术。这些CPLD采用级联CMOS门来实现它们的积和，而不是传统的感测放大器方法。这种CMOS门实现允许Xilinx CPLD提供高性能和低功耗的器件，打破了低功耗必须低性能的模式。
特色
- 低功耗3.3V 64宏单元CPLD
- 5.5 ns管脚到管脚逻辑延迟
- 系统频率高达192 MHz
- 64个宏小区，1500个可用门
- 可提供小型封装
- 44引脚VQFP（36个用户I/O引脚）
- 48球CS BGA（40个用户I/O引脚）
- 56球CP BGA（48个用户I/O引脚）
- 100引脚VQFP（68个用户I/O引脚）
- 针对3.3V系统进行了优化
- 超低功率运行
- 25°C时17μA的典型待机电流
- 带3.3V核心电源的5V耐受I/O引脚
- 先进的0.35微米五层金属EEPROM工艺
- 快速零功耗CMOS设计技术
- 3.3V PCI电气规格兼容输出（任何输入或I/O上无内部箝位二极管，无最小时钟输入电容）
- 高级系统功能
- 系统内编程
- 输入寄存器
- 可预测时间模型
- 每个功能块最多23个可用时钟
- 在设计更改过程中保持出色的销保持力
- 完整IEEE标准1149.1边界扫描（JTAG）
- 四个全球时钟
- 每个功能块八个产品术语控制术语
- 快速ISP编程时间
- 用于JTAG ISP引脚双重功能的端口启用引脚
- 工业温度范围内的2.7V至3.6V电源电压
- 每个宏单元的可编程转换速率控制
- 安全位防止未经授权的访问
- 有关架构描述，请参阅XPLA3系列数据表（DS012）
