特征.
基于第二代Multiple Array MatrixX的高性能3.3-V EEPROM可编程逻辑器件（PLD）
（MAX）架构（见表1）3.3V系统内可编程性（ISP），通过内置IEEE Std.1149.1联合测试行动组JTAG接口，具有先进的引脚锁定功能
-符合IEEE标准1532的系统可编程（ISP）电路MAX7000AE器件
-EPM7128A和EPM7256A设备ISP电路与IEEE标准1532兼容
符合IEEE标准1149.1的内置边界扫描测试（BST）电路
支持JEDEC Jam标准测试和编程语言
（镫骨）JESD-71
增强的ISP功能
-用于更快编程的增强ISP算法（不包括EPM7128A和EPM7256A设备）
确保完整编程的ISP_Done位（不包括EPM7128A和EPM7256A设备）
-在系统内编程期间，I/O引脚上的上拉电阻器引脚与流行的5.0-V MAX 7000S器件兼容高密度PLD，可用栅极范围从600到10000
■扩展温度范围
特色
■ 通过内置IEEE标准1149.1联合测试行动组（JTAG）接口实现5.0 V系统内可编程性（ISP），可用于MAX 7000S设备
–ISP电路与IEEE标准1532兼容
■ 包括5.0-V MAX 7000设备和基于5.0-V ISP的MAX 7000S设备
■ MAX7000S器件中内置JTAG边界扫描测试（BST）电路，具有128个或更多宏单元
