说明：
MAX 7000系列高密度、高性能PLD基于Altera的第二代MAX架构。基于EEPROM的MAX 7000系列采用先进的CMOS技术制造，可提供600至5000个可用门、ISP、快至5 ns的管脚到管脚延迟和高达175.4 MHz的计数器速度。-5、-6、-7和-10速度等级的MAX 7000S设备以及-5、-6、-7、-10P和-12P速度等级的MAX7000和MAX 7000E设备符合PCI特殊兴趣组（PCI SIG）的要求。
特征：
■ 基于EEPROM的高性能可编程逻辑器件
（PLD）基于第二代MAX架构
■ 通过MAX 7000S设备中的内置IEEE Std.1149.1联合测试行动组（JTAG）接口实现5.0 V系统内可编程性（ISP）
ISP电路兼容IEEE标准1532
包括5.0-V MAX 7000设备和基于5.0-VISP的MAX 7000S设备
■ MAX 7000S设备中内置JTAG边界扫描测试（BST）电路，具有128个或更多宏小区
■ 完整的EPLD系列，逻辑密度从600到
5000个可用闸门（见表1和表2）
■ 5-ns管脚到管脚逻辑延迟，计数器频率高达175.4MHz（包括互连）
■ PCI兼容设备可用
■ MAX 7000S器件中的漏极开路输出选项可编程宏单元触发器，具有单独的清除、预设、时钟和时钟启用功能，可控制每个宏单元中的可编程节能模式，减少50%以上1
■ 可配置的扩展器产品期限分布，最多允许
每个宏小区32个产品术语
■ 44至208个引脚可用于塑料J形引线芯片载体（PLCC）、陶瓷引脚栅格阵列（PGA）、塑料四边形扁平封装（PQFP）、电源四边形扁平包装（RQFP）和1.0毫米薄四边形扁平包（TQFP）封装
■ 用于保护专有设计的可编程安全位
■ 3.3V或5.0V操作
MultiVoltM I/O接口操作，允许设备与3.3V或5.0V设备接口（44引脚封装中不提供MultiVolt I/O操作）
引脚与低压MAX 7000A和MAX 7000B设备兼容
■ MAX 7000E和MAX 7000S设备中提供的增强功能
六引脚或逻辑驱动输出启用信号
具有可选反转的两个全局时钟信号增强的互连资源可提高可路由性从I/O引脚到宏单元寄存器的专用路径提供快速输入设置时间
可编程输出转换速率控制
■ Altera的开发系统为基于Windows的PC和Sun SPARCstation以及HP 9000系列700/800工作站提供软件设计支持和自动放置和路由
特色
■ 通过内置IEEE标准1149.1联合测试行动组（JTAG）接口实现5.0 V系统内可编程性（ISP），可用于MAX 7000S设备
–ISP电路与IEEE标准1532兼容
■ 包括5.0-V MAX 7000设备和基于5.0-V ISP的MAX 7000S设备
■ MAX7000S器件中内置JTAG边界扫描测试（BST）电路，具有128个或更多宏单元
（图片：引出线）
