TMS320C64xDSP(包括TMS320C6412GDKA500器件)是TMS320C6000 DSP平台中性能最高的定点DSP代,使这些DSP成为数字媒体应用的绝佳选择。C64x是C6000 DSP平台的代码兼容成员。
C6412设备在720 MHz的锁定速率下,每秒高达5760万条指令(MIPS),为高性能DSP编程难题提供了经济高效的解决方案。C6412 DSP具有高速控制器的操作灵活性和阵列处理器的数值能力。C64x DSP核心处理器具有64个32位字长的通用寄存器和八个高度独立的功能,包括两个32位结果乘法器和六个算术逻辑单元(ALU),带有VelociTI.2扩展。八个功能单元中的VelociTI.2扩展包括新的指令,以加速应用程序的性能并扩展VelociTI体系结构的并行性。C6412每周期可产生四个16位乘法累加(MAC),总计每秒24亿个MAC(MMACS),或每周期产生八个8位MAC,总计4800个MMACS。C6412 DSP还具有与其他C6000DSP平台设备类似的专用硬件逻辑、片上存储器和其他片上外设。
C6412使用基于两级缓存的架构,并具有一组功能强大且多样化的外围设备。一级程序缓存(L1P)是128 Kbit直接映射缓存,一级数据缓存(L1D)是-128 Kbit双向集相关缓存。2级内存/缓存(L2)由程序和数据空间共享的2Mbit内存空间组成。二级内存可以配置为映射内存、缓存或两者的组合。外围设备包括:10/100Mb/s以太网MAC(EMAC);管理数据输入/输出(MDIO)模块;内部集成电路(I2C)总线模块;两个多信道缓冲串行端口(McBSP);三个32位通用定时器;auser可配置16位或32位主机端口接口(HPI16/HPI32);非外围组件互连(PCI);具有可编程中断/事件生成模式的16引脚通用输入/输出端口(GP0);以及一个64位无胶外部存储器接口(EMIFA),该接口能够连接到同步和异步存储器和外围设备。
以太网媒体访问控制器(EMAC)在C6412 DSP核心处理器和网络之间提供了一个有效的接口。C6412 EMAC支持10Base-T和100Base-TX,或10 Mbit/s(Mbps)和100 Mbps的半双工或全双工,并支持硬件流量控制和服务质量(QOS)。C6412 EMAC利用DSP核心的定制接口,实现高效的数据传输和接收。有关EMAC的更多详细信息,请参阅《TMS320C6000 DSP以太网媒体访问控制器(EMAC)/管理数据输入/输出(MDIO)模块参考指南》(文献编号SPRU628)。
管理数据输入/输出(MDIO)模块连续轮询所有32个MDIO地址,以枚举系统中的所有PHY设备。一旦DSP选择了PHY候选,MDIO模块通过读取PHY状态寄存器透明地监控链路状态。链路更改事件存储在MDIO模块中,并且可以选择性地中断DSP,从而允许DSP在不连续执行昂贵的MDIO访问的情况下访问设备的所有链路状态。有关MDIO端口的更多详细信息,请参阅《TMS320C6000 DSP以太网媒体访问控制器(EMAC)/管理数据输入/输出(MDIO)模块参考指南》(文献编号SPRU628)。
TMS320C6412GDKA500上的I2C0端口允许DSP轻松控制外围设备并与主机处理器通信。此外,标准多通道缓冲串行端口(McBSP)可用于与串行外围接口(SPI)模式外围设备通信。
C6412有一套完整的开发工具,包括:一个新的Ccompiler、一个简化编程和调度的汇编优化器,以及一个用于查看源代码的Windows调试器界面
特色
- 高性能数字媒体处理器(TMS320C6412)
- 2、1.67-1.39-ns指令周期时间
- 500、600、720 MHz时钟速率
- 八个32位指令/周期
- 4000、4800、5760英里
- 与C64x完全软件兼容
- VelociTI.2对VelociTI高级超长指令字(VLIW)TMS320C64x DSP内核的扩展
- 八个具有VelociTI.2扩展的高度独立功能单元:
- 六个ALU(32-/40位),每个时钟周期支持单32位、双16位或四个8位算法
- 两个乘法器支持每个时钟周期四个16 x 16位乘法(32位结果)或每个时钟周期八个8 x 8位乘法(16位结果)
- 具有不一致支持的负载存储体系结构
- 64 32位通用寄存器
- 指令打包减少代码大小
- 所有有条件的指令
- 八个具有VelociTI.2扩展的高度独立功能单元:
- 指令集功能
- 可寻址字节(8-/16-/32-/64位数据)
- 8位溢出保护
- 位字段提取,设置,清除
- 标准化、饱和、位计数
- VelociTI.2增加正交性
- L1/L2存储器体系结构
- 128K位(16K字节)L1P程序缓存(直接映射)
- 128K位(16K字节)L1D数据缓存(双向集合关联)
- 2M位(256K字节)二级统一映射RAM/缓存(灵活的RAM/缓存分配)
- 无尽:小无尽,大无尽
- 64位外部存储器接口(EMIF)
- 异步存储器(SRAM和EPROM)和同步存储器(SDRAM、SBSRAM、ZBT SRAM和FIFO)的无胶接口
- 1024M字节的总可寻址外部内存空间
- 增强型直接存储器存取(EDMA)控制器(64个独立信道)
- 10/100 Mb/s以太网MAC(EMAC)
- 符合IEEE 802.3
- 媒体独立接口(MII)
- 8个独立发射(TX)和1个接收(RX)信道
- 管理数据输入/输出(MDIO)
- 主机端口接口(HPI)[32-/16位]
- 32位/66 MHz、3.3V外围组件互连(PCI)主/从接口符合PCI规范2.2
- 内部集成电路(I2C)总线
- 两个多通道缓冲串行端口
- 三个32位通用定时器
- 16个通用I/O(GPIO)引脚
- 灵活的PLL时钟发生器
- IEEE-1149.1(JTAG)边界扫描兼容
- 548销球栅格阵列(BGA)封装(GDK和ZDK后缀),0.8-mm球间距
- 548销球栅格阵列(BGA)封装(GNZ和ZNZ后缀),1.0-mm球间距
- 0.13-μm/6级铜金属工艺(CMOS)
- 3.3V I/O,1.2V内部(-500)
- 3.3-V I/O,1.4-V内部(A-500、-600、-720)