TMS320C6720BRFP200

TMS320C672x是德州仪器公司的下一代C67x高性能32位/64位浮点数字信号处理器。TMS320C672x包括TMS320C6727B、TMS320C6726B、TMS320C5722B和TMS320C6720BRFP200器件。(1)

增强的C67x+CPU。C67x+CPU是C671x DSP上使用的C67x CPU的增强版。它与C67x CPU兼容，但在速度、代码密度和每时钟周期浮点性能方面有显著改进。在350MHz下，CPU通过在每个周期并行执行最多八条指令（其中六条是浮点指令），能够实现2800 MIPS/2100 MFLOPS的最大性能。CPU本机支持32位定点、32位单精度浮点和64位双精度浮点运算。

高效内存系统。存储器控制器将大型片上256K字节RAM和384K字节ROM映射为统一程序/数据存储器。由于程序和数据内存大小之间没有像其他设备上那样的固定划分，因此开发过程得以简化。

存储器控制器支持从C67x+CPU到RAM和ROM的单周期数据访问。支持从以下四个源中的三个并行访问内部RAM和ROM：

• 从C67x+CPU进行两次64位数据访问
• 从内核和程序缓存中获取一个256位程序
• 一个来自外围系统的32位数据访问（dMAX或UHPI）

大型（32K字节）程序缓存对大多数应用程序来说都具有较高的命中率。这防止了对片上存储器的大多数程序/数据访问冲突。它还允许从片外存储器（如SDRAM）有效执行程序。

高性能横杆开关。高性能纵横式交换机充当不同总线主机（CPU、dMAX、UHPI）和不同目标（外围设备和内存）之间的中心集线器。横杆部分连接；不支持某些连接（例如UHPI到外围设备的连接）。

只要特定目标的总线主控器之间没有冲突，就可以通过交叉开关并行进行多个传输。当冲突确实发生时，仲裁是一种简单且确定的固定优先级方案。

dMAX被赋予最高优先级，因为它负责最关键的I/O传输，其次是UHPI，最后是CPU。

dMAX双数据移动加速器。dMAX是一个设计用于执行数据移动加速的模块。数据移动加速器（dMAX）控制器处理C672x DSP上内部数据存储器控制器和设备外围设备之间的用户编程数据传输。dMAX允许将数据移动到任何可寻址存储器空间，包括内部存储器、外围设备和外部存储器。

dMAX控制器包括一些功能，例如执行三维数据传输以进行高级数据排序的能力，以及将存储器的一部分作为循环缓冲器/FIFO进行管理的能力，该循环缓冲器/FFIFO具有基于延迟抽头的数据写入和写入。dMAX控制器能够同时处理两个传输请求（前提是它们来自不同的源/目的地）。

外部存储器接口（EMIF）的灵活性和扩展性。C672x上的外部存储器接口支持一组SDRAM和一组异步存储器。EMIF数据宽度在C6726B、C6722B和C6720上为16位宽，在C6727B上为32位宽。

SDRAM支持包括x16和x32 SDRAM设备，具有1、2或4个存储体。

C6726B、C6722B和C6720支持高达128M位的SDRAM设备。

C6727B将SDRAM支持扩展到256M位和512M位设备。

异步存储器支持通常用于从8、16或32位宽的并行非复用NOR闪存设备启动。从比专用EMIF地址线本机支持的更大的闪存设备启动是通过使用用于上部地址线的通用I/O引脚来实现的。

异步存储器接口也可以配置为支持8位或16位宽的NAND闪存。它包括一个硬件ECC计算（针对单个位错误），可以对多达512字节的数据块进行操作。

用于高速并行I/O的通用主机端口接口（UHPI）。通用主机端口接口（UHPI）是一个并行接口，外部主机CPU可以通过它访问DSP上的存储器。

C672x UHPI支持三种模式：

• 多路复用地址/数据-半字（16位宽）模式（类似于C6713）
• 多路复用地址/数据-全字（32位宽）模式
• 非多路复用模式-16位地址和32位数据总线

UHPI还可以被限制为访问C672x地址空间中任何位置的单页（64K字节）内存；此页面可以更改，但只能由C672x CPU更改。此功能允许UHPI用于高速数据传输，即使在安全性是重要要求的系统中也是如此。

UHPI仅在C6727B上可用。

多通道音频串行端口（McASP0、McASP1和McASP2）-最多16个立体声通道I2S。多通道音频串行端口（McASP）无缝连接到CODEC、DAC、ADC和其他设备。它支持普遍存在的IIS格式以及该格式的许多变体，包括最多32个时隙的时分复用（TDM）格式。

每个McASP包括可以独立或同步操作的发送和接收部分；此外，每个部分都包括自己的灵活时钟发生器和广泛的错误检查逻辑。

当数据通过McASP时，它可以重新排列，以便应用程序代码使用的定点表示可以独立于外部设备使用的表示，而不需要任何CPU开销来进行转换。

McASP是一个可配置模块，支持2到16个串行数据引脚。它还可以选择支持数字接口发射机（DIT）模式，具有完整的384位信道状态和用户数据存储器。

McASP2在C6722B和C6720上不可用。

集成电路间串行端口（I2C0、I2C1）。C672x包括两个内部集成电路（I2C）串行端口。典型的应用是将一个I2C串行端口配置为外部用户接口微控制器的从属端口。然后，C672x DSP可以使用另一个I2C串行端口来控制外部外围设备，例如CODEC或网络控制器，这些设备在功能上是DSP设备的外围设备。

两个I2C串行端口与SPI0串行端口进行引脚复用。

串行外围接口端口（SPI0、SPI1）。与I2C串行端口的情况一样，C672x DSP还包括两个串行外围接口（SPI）串行端口。这允许一个SPI端口被配置为从设备以控制DSP，而另一个SPI串行端口被DSP用于控制外部外围设备。

SPI端口支持基本的3针模式以及可选的4针和5针模式。可选引脚包括从芯片选择引脚和启用引脚，该引脚在硬件中自动实现握手，以实现最大SPI吞吐量。

SPI0端口与两个I2C串行端口（I2C0和I2C1）引脚复用。SPI1串行端口与来自McASP0和McASP1的五个串行数据引脚进行引脚复用。

实时中断定时器（RTI）。实时中断定时器模块包括：

• 两个32位计数器/预分频器对
• 两个输入捕获（与用于采样率测量的McASP直接存储器访问[DMA]事件相关）
• 四个与自动更新功能的比较
• 数字看门狗（可选），增强系统鲁棒性

时钟生成（PLL和OSC）。C672x DSP包括一个片上振荡器，支持12 MHz至25 MHz范围内的晶体。或者，时钟可以通过CLKIN引脚从外部提供。

DSP包括一个灵活的软件可编程锁相环（PLL）时钟发生器。通过分频PLL输出生成三个不同的时钟域（SYSCLK1、SYSCLK2和SYSCLK3）。SYSCLK1是CPU、内存控制器和内存使用的时钟。SYSCLK2由外围子系统和dMAX使用。SYSCLK3仅用于EMIF。

（1） 在本文档的其余部分中，TMS320C6727B（或C6727B）、TMS320C6726B（或C6 726B）、TMS32 0C6722B（或C6722B）和/或TMS320C6720BRFP200（或C6720）将被称为TMS320C672x（或C672x）。

特色