XC9572-10PQG100C是一种高性能CPLD，为通用逻辑集成提供先进的系统编程和测试功能。它由八个36V18功能块组成，提供1600个可用门，传播延迟为7.5ns。
电源管理XC9572-10PQG100C通过将宏小区配置为标准或低功耗操作模式，可以降低功耗。未使用的宏单元将关闭以最小化功耗。
特征
•所有引脚上的7.5 ns引脚到引脚逻辑延迟
•fCNT至125 MHz
•72个宏单元，1600个可用门
•多达72个用户I/O引脚
•5V系统内可编程
-10000个编程/擦除周期的耐久性
-在整个商用电压和温度范围内编程/擦除
•增强的引脚锁定架构
•灵活的36V18功能块
-90个产品术语驱动功能块内18个宏单元中的任何或全部
-全局和产品术语时钟、输出启用、设置和重置信号
•广泛的IEEE Std 1149.1边界扫描（JTAG）支持
•每个宏小区中的可编程功率降低模式
•单个输出的回转率控制
•用户可编程接地引脚功能
•用于设计保护的扩展模式安全功能
•高驱动24 mA输出
•3.3V或5V I/O能力
•高级CMOS 5V FastFLASH™ 技术
•同时支持多个XC9500的并行编程
•提供44针PLCC、84针PLCC和100针PQFP封装
特色
说明：
XC9572是一种高性能CPLD，为通用逻辑集成提供了先进的系统编程和测试功能。它由八个36V18功能块组成，提供1600个可用门，传播延迟为7.5ns。
功率管理通过将宏小区配置为标准或低功率操作模式，可以减少XC9572中的功耗。未使用的宏单元将关闭以最小化功耗。
特征：
•所有引脚上的7.5 ns引脚到引脚逻辑延迟
•fCNT至125 MHz
•72个宏单元，1600个可用门
•多达72个用户I/O引脚
•5V系统内可编程
-10000个编程/擦除周期的耐久性
-在整个商用电压和温度范围内编程/擦除
•增强的引脚锁定架构
•灵活的36V18功能块
-90个产品术语驱动功能块内18个宏单元中的任何或全部
-全局和产品术语时钟、输出启用、设置和重置信号
•广泛的IEEE Std 1149.1边界扫描（JTAG）支持
•每个宏小区中的可编程功率降低模式
•单个输出的回转率控制
•用户可编程接地引脚功能
•用于设计保护的扩展模式安全功能
•高驱动24 mA输出
•3.3V或5V I/O能力
•高级CMOS 5V FastFLASH™ 技术
•同时支持多个XC9500的并行编程
•提供44针PLCC、84针PLCC和100针PQFP封装
