TMS320DM6443AZWT（也称为DM6443）利用TI的Davisitin技术来满足下一代嵌入式设备的网络媒体编码和解码应用程序处理需求。
DM6443使OEM和ODM能够通过全集成混合处理器解决方案的最大灵活性，快速将具有强大操作系统支持、丰富用户界面、高处理性能和长电池寿命的设备推向市场。
DM6443的双核架构提供了DSP和精简指令集计算机（RISC）技术的优点，结合了高性能TMS320C64x+DSP内核和ARM926EJ-S MPU内核。
ARM926EJ-S是一个32位RISC处理器内核，它执行32位或16位指令，并处理32位、16位或8位数据。内核使用spipelling，这样处理器和内存系统的所有部分都可以连续运行。
ARM核心包括：
- 协处理器15（CP15）和保护模块
- 数据和程序内存管理单元（MMU）与表后备缓冲区。
- 单独的16K字节指令和8K字节数据缓存。两者都是与虚拟索引虚拟标记（VIVT）的四向关联。
TMS320C64x+DSP是TMS320C6000 DSP平台上性能最高的定点DSP产品。它基于德州仪器（TI）开发的第二代高性能、高级超长指令字（VLIW）架构的增强版本，使这些DSP内核成为数字媒体应用的绝佳选择。C64x是C6000 DSP平台的代码兼容成员。TMS320C64x+DSP是C64x+DSP的增强型，增加了功能和扩展的指令集。
除非另有说明，否则对C64x DSP或C64x CPU的任何引用也分别适用于C64x+DSP和C64x+CPU。
C64x+内核在594 MHz的锁定速率下，每秒高达47.52亿条指令（MIPS），为高性能DSP编程挑战提供了解决方案。DSP核心具有高速控制器的操作灵活性和阵列处理器的数值能力。C64x+DSP核心处理器有64个32位字长的通用寄存器和8个高度独立的功能单元&151；用于32位结果的两个乘法器和六个算术逻辑单元（ALU）。这八个功能单元包括加速视频和图像应用性能的指令。DSP核心可以在每个周期产生四个16位乘法累加（MAC），总计每秒2376万个MAC（MMACS），或者在每个周期生成八个8位MAC，总计4752个MMACS。有关C64x+DSP的更多详细信息，请参阅《TMS320C64x/C64x+DSP CPU和指令集参考指南》（文献编号SPRU732）。
DM6443还具有与其他C6000 DSP平台设备类似的专用硬件逻辑、片上存储器和其他片上外设。DM6443内核使用基于两级缓存的架构。一级程序缓存（L1P）是256K位直接映射缓存，一级数据缓存（L1D）是640K位双向集关联缓存。2级内存/缓存（L2）由程序和数据空间共享的512K位内存空间组成。二级内存可以配置为映射内存、缓存或两者的组合。
外围设备包括：1个可配置视频端口；具有管理数据输入/输出（MDIO）模块的10/100Mb/s以太网MAC（EMAC）；内部集成电路（I2C）总线接口；一个音频串行端口（ASP）；264位通用定时器，每个可配置为2个独立的32位定时器；1个64位看门狗定时器；多达71个通用输入/输出（GPIO）引脚，具有可编程中断/事件生成模式，与其他外围设备复用；3个UART，1个UART上支持硬件握手；3个脉宽调制器（PWM）外围设备；和两个外部存储器接口：一个异步外部存储器接口（EMIFA）用于较慢的存储器/外设，一个高速同步存储器接口用于DDR2。
DM6443包括视频处理子系统（VPSS），该子系统具有用于显示的可配置调整器和视频处理后端（VPBE）输出。
“大小调整器”接受图像数据，以256/N为增量从1/4x到4x进行单独的水平和垂直大小调整，其中N介于64和1024之间。
视频处理后端（VPBE）由屏幕显示引擎（OSD）和视频编码器（VENC）组成。OSD引擎能够处理2个独立视频窗口和2个独立OSD窗口。其他配置包括2个视频窗口、1个OSD窗口和1个属性窗口，允许多达8级的图像混合。VENC提供四个运行频率为54 MHz的模拟DAC，为复合NTSC/PAL视频、S-video和/或分量视频输出提供了一种方式。VENC还提供多达24位的数字输出，以连接RGB888设备。数字输出能够提供8/16位BT.656输出和/或CCIR.601，具有单独的水平和垂直同步。
以太网媒体访问控制器（EMAC）在DM644X MPU核心处理器和网络之间提供了一个有效的接口。DM6443 EMAC在半双工或全双工模式下支持10Base-T和100Base-TX，或10Mbit/s（Mbps）和100Mbps，并支持硬件流控制和服务质量（QOS）。
管理数据输入/输出（MDIO）模块连续轮询所有32个MDIO地址，以枚举系统中的所有PHY设备。一旦MPU选择了PHY候选，DIO模块通过读取PHY状态寄存器透明地监控链路状态。链路更改事件存储在MDIO模块中，并且可以选择性地中断MPU，从而允许MPU在不连续执行昂贵的MDIO访问的情况下访问设备的所有链路状态。
HPI、I2C、SPI、USB2.0和VLYNQ端口允许DM6443轻松控制外围设备和/或与主机处理器通信。DM6443还提供多媒体卡支持、MMC/SD和SDIO支持。
丰富的外围设备集提供了控制外部外围设备和与外部处理器通信的能力。有关每个外围设备的详细信息，请参阅本文档后面的相关章节和相关外围设备参考指南。
DM6443为ARM和DSP提供了一套完整的开发工具。这些工具包括C编译器、简化编程和调度的DSP汇编优化器，以及用于查看源代码的Windows调试器界面
特色
- 立即开始使用基于DaVinci技术的数字媒体处理器的生产就绪、易于使用的音频和视频编解码器。还提供各种O/S板支持包和软件更新。所有编解码器均可免费试用。请求免费软件！
- 高性能数字媒体SoC
- 594 MHz C64x+时钟速率
- 297 MHz ARM926EJ-S时钟速率
- 八个32位C64x+指令/周期
- 4752 C64x+MIPS
- 与C64x/ARM9完全软件兼容
- 高级超长指令字（VLIW）TMS320C64x+DSP内核
- 八个高度独立的功能单元
- 六个ALU（32-/40位），每个时钟周期支持单32位、双16位或四个8位算法
- 两个乘法器支持每个时钟周期四个16 x 16位乘法（32位结果）或每个时钟周期八个8 x 8位乘法（16位结果）
- 具有不一致支持的负载存储体系结构
- 64 32位通用寄存器
- 指令打包减少代码大小
- 所有有条件的指令
- 其他C64x+增强功能
- 保护模式操作
- 错误检测和程序重定向的异常支持
- 模环操作的硬件支持
- 八个高度独立的功能单元
- C64x+指令集功能
- 可寻址字节（8-/16-/32-/64位数据）
- 8位溢出保护
- 位字段提取，设置，清除
- 标准化、饱和、位计数
- 精简16位指令
- 支持复数乘法的附加说明
- C64x+L1/L2内存架构
- 32K字节L1P程序RAM/缓存（直接映射）
- 80K字节L1D数据RAM/缓存（双向设置关联）
- 64K字节二级统一映射RAM/缓存（灵活的RAM/缓存分配）
- ARM926EJ-S（MPU）内核
- 支持32位和16位（Thumb模式）指令集
- DSP指令扩展和单周期MAC
- ARM Jazelle技术
- 用于实时调试的嵌入式ICE RT逻辑
- ARM9内存结构
- 16K字节指令缓存
- 8K字节数据缓存
- 16K字节RAM
- 16K字节ROM
- 用于ARM9调试的具有4 KB内存的仿真跟踪缓冲区（ETB11）
- 无尽：ARM和DSP的小无尽
- 视频处理子系统
- 调整引擎大小提供：
- 将图像大小从1/4x调整到4x
- 单独的水平和垂直控制
- 后端提供：
- 硬件屏幕显示（OSD）
- 4-54 MHz DAC，用于
- 复合NTSC/PAL视频
- Luma/Chroma独立视频（S-Video）
- 分量（YPbPr或RGB）视频（渐进式）
- 数字输出
- 8-16位YUV或高达24位RGB
- HD分辨率
- 最多2个视频窗口
- 调整引擎大小提供：
- 外部存储器接口（EMIF）
- 32位DDR2 SDRAM内存控制器，256M字节地址空间（1.8V I/O）
- 具有128M字节地址范围的异步16位宽EMIF（EMIFA）
- 闪存接口
- NOR（8-/16位宽数据）
- NAND（8-/16位宽数据）
- 闪存接口
- 闪存卡接口
- 带有安全数据I/O（SDIO）的多媒体卡（MMC）/安全数字（SD）
- 具有True IDE模式的CompactFlash控制器
- 智能媒介
- 增强型直接存储器存取（EDMA3）控制器（64个独立信道）
- 两个64位通用定时器（每个可配置为两个32位定时器）
- 一个64位看门狗定时器
- 三个UART（一个带有RTS和CTS流量控制）
- 具有两个芯片选择的一个串行端口接口（SPI）
- 主/从集成电路（I2C总线）
- 音频串行端口（ASP）
- i2秒
- AC97音频编解码器接口
- 标准语音编解码器接口（AIC12）
- 10/100 Mb/s以太网MAC（EMAC）
- 符合IEEE 802.3
- 媒体独立接口（MII）
- VLYNQ接口（FPGA接口）
- 具有16位多路复用地址/数据的主机端口接口（HPI）
- USB端口，内置2.0 PHY
- USB 2.0高速/全速（480 Mbps）客户端
- USB 2.0高速/全速/低速主机（微型主机，支持一个外部设备）
- 三个脉宽调制器（PWM）输出
- 从NAND闪存或UART引导的片上ARM ROM引导加载器（RBL）
- ATA/ATAPI I/F（ATA/ATAPI-6规范）
- ARM/DSP的单独节能模式
- 灵活的PLL时钟发生器
- IEEE-1149.1（JTAG）边界扫描兼容
- 最多71个通用I/O（GPIO）引脚（与其他设备功能复用）
- 361引脚无铅BGA封装（ZWT后缀），0.8-mm球距
- 0.09-μm/6级铜金属工艺（CMOS）
- 3.3V和1.8V I/O，1.2V内部
- 应用：
- 数字媒体
- 网络媒体编码/解码
- 视频图像处理
