TMS320VC5503ZHH

TMS320VC5503ZHH定点数字信号处理器（DSP）基于TMS320C55x DSP一代CPU处理器核心。C55x DSP架构通过提高并行性和完全集中于降低功耗，实现了高性能和低功耗。CPU支持由一条程序总线、三条数据读取总线、两条数据写入总线和专用于外围设备和DMA活动的附加总线组成的内部总线结构。这些总线能够在一个周期内执行最多三次数据读取和两次数据写入。并行地，DMA控制器每个周期最多可以执行两次数据传输，与CPU活动无关。

C55x CPU提供两个乘法累加（MAC）单元，每个单元在单个周期内能够进行17位×17位乘法。额外的16位ALU支持中央40位算术/逻辑单元（ALU）。ALU的使用受指令集控制，提供了优化并行活动和功耗的能力。这些资源在C55x CPU的地址单元（AU）和数据单元（DU）中管理。

C55x DSP一代支持可变字节宽度指令集，以提高代码密度。指令单元（IU）从内部或外部存储器执行32位程序取数，并对程序单元（PU）的指令进行排队。程序单元解码指令，将任务导向AU和DU资源，并管理完全受保护的管道。预测分支功能避免了执行条件指令时的管道刷新。

TMS320VC5503ZHH上64K字节的片上存储器足以用于许多手持设备、便携式GPS系统、无线扬声器电话、便携式PDA和游戏设备。这些设备中的许多通常需要64K字节或更少的片上存储器，并且需要在60%到70%以上的时间内以待机模式运行。对于需要64K字节以上片上内存但小于128K字节内存的应用，德州仪器（TI）提供了基于TMS320C55x DSP内核的TMS320VC5507设备。

通用输入输出功能和10位A/D为LCD、键盘和媒体接口的状态、中断和位I/O提供了足够的引脚。并行接口以两种模式运行，一种是作为使用HPI端口的微控制器的从属设备，另一种是使用异步EMIF的并行媒体接口。通过三个McBSP支持串行介质。

5503外围设备包括一个外部存储器接口（EMIF），该接口提供对EPROM和SRAM等同步存储器以及synchronousDRAM等高速高密度存储器的无胶访问。其他外围设备包括实时时钟、看门狗定时器和I2C多主从接口。三个全双工多信道缓冲串行端口（McBSP）为各种行业标准串行设备提供无胶接口，并可通过多达128个单独启用的信道进行多信道通信。增强型主机端口接口（HPI）是一个16位并行接口，用于为5503上的32K字节内部内存提供主机处理或访问。HPI可配置为多路复用或非多路复用模式，以向各种主机处理器提供无胶接口。DMA控制器为六个独立信道上下文提供数据移动，无需CPU干预，每个周期最多可提供两个16位字的DMA吞吐量。还包括两个通用定时器、多达八个专用通用I/O（GPIO）引脚和数字锁相环（DPLL）时钟生成。

5503由业界屡获殊荣的eXpressDSP、Code Composer Studio集成开发环境（IDE）、DSP/BIOS、德州仪器的算法标准和业界最大的第三方网络支持。Code Composer Studio IDE具有代码生成工具，包括CCompiler和Visual Linker、模拟器、RTDX、XDS510仿真设备驱动程序和评估模块。5503还得到C55x DSP库的支持，

特色