TMS320C67x DSP（包括TMS320C6712、TMS320C6712C和TMS320C6712DGDP150设备）是TMS320C6000中浮点DSP家族的成员。DSP平台。C6712、C6712C和C6712D器件基于德州仪器（TI）开发的高性能、高级超长指令字（VLIW）架构，使这些DSP成为多通道和多功能应用的最佳选择。
C6712D设备在150 MHz的时钟频率下每秒可执行高达9亿次浮点运算（MFLOPS），是C6000 DSP平台中成本最低的DSP。C6712D DSP具有高速控制器的操作灵活性和阵列处理器的数字能力。该处理器有32个32位字长的通用寄存器和8个高度独立的功能单元。八个功能单元提供四个浮点/定点ALU、两个定点ALU和两个浮点/固定点乘法器。C6712D每个周期可以产生两个MAC，总共300个MMACS。
C6712D使用基于两级缓存的体系结构，并具有一组功能强大且多样化的外围设备。一级程序缓存（L1P）是32 Kbit直接映射缓存，一级数据缓存（L1D）是32 KB双向集合关联缓存。2级内存/缓存（L2）由512 Kbit内存空间组成，在程序和数据空间之间共享。二级内存可以配置为映射内存、缓存或两者的组合。外围设备集包括两个多通道缓冲串行端口（McBSP）、两个通用定时器和一个无胶16位外部存储器接口（EMIF），该接口能够连接SDRAM、SBSRAM和异步外围设备。C6712D设备还包括专用通用输入/输出（GPIO）外围模块。
C6712D DSP还具有专用硬件逻辑、片上存储器和其他片上外设。
C6712D有一套完整的开发工具，其中包括：一个新的C编译器，一个简化编程和调度的汇编优化器，以及一个用于查看源代码执行的Windows调试器接口。
特色
- 低价格/高性能浮点数字信号处理器（DSP）：
-
TMS320C6712D型
- 八个32位指令/周期
- 150 MHz时钟速率
- 6.7-ns指令周期时间
- 900 MFLOPS
- 高级超长指令字（VLIW）C67x DSP内核
- 八个高度独立的功能单元：
- 四个ALU（浮点和定点）
- 两个ALU（定点）
- 两个乘法器（浮点和定点）
- 具有32位通用寄存器的加载存储体系结构
- 指令打包减少代码大小
- 所有有条件的指令
- 八个高度独立的功能单元：
- 指令集功能
- IEEE单精度和双精度指令的硬件支持
- 可寻址字节（8位、16位、32位数据）
- 8位溢出保护
- 饱和
- 位字段提取，设置，清除
- 位计数
- 规范化
- L1/L2存储器体系结构
- 32K位（4K字节）L1P程序缓存（直接映射）
- 32K位（4K字节）L1D数据缓存（双向集合关联）
- 512K位（64K字节）二级统一映射RAM/缓存（灵活的数据/程序分配）
- 设备配置
- 引导模式：8位和16位ROM引导
- 小恩迪亚，大恩迪亚
- 增强型直接存储器存取（EDMA）控制器（16个独立信道）
- 16位外部存储器接口（EMIF）
- 异步存储器的无胶接口：SRAM和EPROM
- 同步存储器的无胶接口：SDRAM和SBSRAM
- 256M字节的总可寻址外部内存空间
- 两个多通道缓冲串行端口（McBSP）
- T1/E1、MVIP、SCSA框架的直接接口
- ST总线交换兼容
- 每个通道最多256个
- AC97兼容
- 串行外围接口（SPI）兼容（摩托罗拉）
- 两个32位通用定时器
- 基于PLL的灵活软件配置时钟发生器模块
- 具有5个引脚的专用通用输入/输出（GPIO）模块
- IEEE-1149.1（JTAG）边界扫描兼容
- 272引脚球栅阵列（BGA）封装（GDP和ZDP后缀）
- CMOS技术
- 0.13-μm/6级铜金属工艺
- 3.3-V I/O，1.20-V内部
