TMS320C6418GTS600

TMS320C64x DSP（包括TMS320C6418GTS600器件）是TMS320C6000 DSP平台中性能最高的定点DSP产品。TMS320C6418GTS600（C6418）设备基于德州仪器（TI）开发的第二代高性能、高级VelociTI超长指令字（VLIW）架构（VelociTI.2）。高性能、低成本的C6418 DSP使客户能够降低电信、软件无线电、数字地面电视广播（DTTB）和数字广播卫星/通信卫星（BS/CS）应用的系统成本。C64x是C6000 DSP平台的代码兼容成员。

C6418设备在600 MHz的时钟速率下，每秒可执行多达4800万条指令（MIPS），为高性能DSP编程难题提供了经济高效的解决方案。C6418 DSP具有高速控制器的操作灵活性和阵列处理器的数值能力。C64x。DSP核心处理器有64个32位字长的通用寄存器和八个高度独立的功能单元，两个乘法器用于32位结果，六个算术逻辑单元（ALU）-带有VelociTI.2扩展。八个功能单元中的VelociTI.2扩展包括新指令，以加速视频和图像应用程序的性能，并扩展VelociTI架构的并行性。C6418每周期可产生四个16位乘法累加（MAC），总计每秒2400万个MAC（MMACS），或每周期产生八个8位MAC，总计4800个MMACS。C6418 DSP还具有与其他C6000 DSP平台设备类似的专用硬件逻辑、片上存储器和其他片上外设。

C6418设备具有高性能嵌入式协处理器[Viterbi解码器协处理器（VCP）]，可显著加快芯片上的信道解码操作。以CPU时钟除以4的VCP可以解码500个7.95-Kbps自适应多速率（AMR）[K=9，R=1/3]语音信道。VCP支持约束长度K=5、6、7、8和9，速率R=1/2、1/3和1/4，以及灵活的多项式，同时生成硬决策或软决策。VCP和CPU之间的通信通过EDMA控制器进行。

C6418使用基于两级缓存的体系结构，并具有一组功能强大且多样化的外围设备。一级程序缓存（L1P）是128 Kbit直接映射缓存，一级数据缓存（L1D）是128 KB双向集合关联缓存。2级存储器/高速缓存（L2）由程序和数据空间共享的4 Mbit存储器空间组成。二级内存可以配置为映射内存、缓存（最多256K字节）或两者的组合。外围设备包括：两个多通道缓冲音频串行端口（McASP）；两个内部集成电路总线模块（I2C）；两个多通道缓冲串行端口（McBSP）；三个32位通用定时器；用户可配置的16位或32位主机端口接口（HPI16/HPI32）；具有可编程中断/事件生成模式的16引脚通用输入/输出端口（GP0）；以及一个32位无胶外部存储器接口（EMIFA），它能够与同步和异步存储器及外围设备连接。

每个McASP端口支持一个发送和一个接收时钟区，具有六个串行数据引脚，可单独分配给两个区中的任何一个。串行端口支持2到32个时隙的每个引脚上的时分复用。C6418具有足够的带宽来支持传输192kHz立体声信号的所有六个串行数据引脚。每个区域中的串行数据可以在多个串行数据引脚上同时发送和接收，并以飞利浦IC间声音（I2S）格式的多种变体进行格式化。

此外，McASP发射机可编程为同时输出多个S/PDIF、IEC60958、AES-3、CP-430编码数据信道，单个RAM包含用户数据和信道状态字段的完整实现。

McASP还提供了广泛的错误检查和恢复功能，例如每个高频主时钟的坏时钟检测电路，以验证主时钟是否在编程的频率范围内。

TMS320C6418GTS600上的I2C端口允许DSP轻松控制外围设备并与主处理器通信。此外，标准多通道缓冲串行端口（McBSP）可用于与串行外围接口（SPI）模式外围设备通信。

C6418有一套完整的开发工具，其中包括：一个新的C编译器，一个简化编程和调度的汇编优化器，以及一个用于查看源代码执行的Windows调试器界面。

特色