CoolRunner II 128宏电池设备设计用于高性能和低功耗应用。这为高端通信设备节省了电力，为电池操作设备提供了高速。由于低功耗待机和动态操作，提高了系统的整体可靠性
该设备由八个功能块组成，通过低功耗高级互连矩阵（AIM）相互连接。AIM向每个功能块提供40个真输入和补码输入。功能块由40乘56个P项PLA和16个宏单元组成，这些宏单元包含允许组合或注册操作模式的多个配置位。
此外，这些寄存器可以全局复位或预置，并配置为D或T触发器或D锁存器。还有多个时钟信号，包括全局和本地乘积项类型，基于每个宏小区进行配置。输出引脚配置包括转换速率限制、总线保持、上拉、漏极开路和可编程接地。每个输入引脚都有施密特触发器输入。除了存储宏小区输出状态之外，宏小区寄存器可以被配置为直接输入寄存器，以存储直接来自输入引脚的信号。
时钟可在全局或功能块基础上使用。三个全局时钟可用于所有功能块作为同步时钟源。宏单元寄存器可单独配置为通电至零或一状态。全局设置/重置控制线也可用于在操作期间异步设置或重置所选寄存器。附加的本地时钟、同步时钟使能、异步设置/复位和输出使能信号可以在每个宏单元或每个功能块的基础上使用乘积项来形成。
DualEDGE触发器功能也可用于每个宏单元。此功能允许基于较低频率时钟的高性能同步操作，以帮助降低设备的总功耗。
还包括将一个外部提供的全局时钟（GCK2）除以八个不同选择的电路。这产生了除以偶数和奇数时钟频率的结果。
时钟分频（除以2）和DualEDGE触发器的使用产生了CoolCLOCK特性
DataGATE是一种有选择地禁用CPLD在某些时间点不感兴趣的输入的方法。
通过将信号映射到DataGATE函数，由于信号切换的减少，可以实现更低的功率。
另一个简化电压转换的功能是I/O银行。CoolRunner II 128宏单元设备上有两个I/O组，可轻松连接到3.3V、2.5V、1.8V和1.5V设备。
CoolRunner II 128宏单元CPLD与各种JEDEC I/O标准兼容（见表1）。该设备还与施密特触发器输入的使用兼容1.5V I/O。
表1:XC2C128的I/O标准（1）
IOSTANDARD属性输出VCCIOInput VCCIOInput VREF板端接电压VTTLVTTL3.33.3N/AN/ALVCMOS333.33.3N/AN/ALVCMOS252.52.5N/AN/ARVCMOS181.81.8N/AN/ALFCMOS15（2）1.51.5N/AN/AHSTL_111.51.50.750.75SSTL_22.52.51.251.25SSTL_33.33.31.51.5
特色
•用于配置Xilinx®FPGA的系统内可编程PROM
•低功耗高级CMOS NOR闪存工艺
•20000编程/擦除周期的耐久性
•在全工业温度范围内（-40°C至+85°C）运行
•IEEE标准1149.1/1532边界扫描（JTAG）对编程、原型和测试的支持
•JTAG命令启动标准FPGA配置
