·高性能定点DSP（C6455）
-1.39-、1.17,1、0.83-ns指令周期时间
-720 MHz、850 MHz、1 GHz、1.2 GHz时钟速率
-八个32位指令/周期
-9600 MIPS/MMACS（16位）
-商业温度[0℃至90℃]
-扩展温度[-40°C至105°C]
·TMS320C64x+TM DSP内核
-专用SPLOOP指令
-精简指令（16位）
-指令集增强
-异常处理
·TMS320C64x+Megamodule L1/L2内存结构：
-256K位（32K字节）L1P程序缓存
[直接映射]
-256K位（32K字节）L1D数据缓存
["2向集合关联"]
-16M位（2048K字节）二级统一映射RAM/缓存[灵活分配]
-256K位（32K字节）二级ROM
-时间戳计数器
·增强型维特比解码器协处理器（VCP2）
-支持超过694 7.95-Kbps的AMR
-可编程代码参数
·增强型Turbo解码器协处理器（TCP2）
-最多支持8个2-Mbps 3GPP（6次迭代）
-可编程Turbo码和解码参数
·无尽：小无尽，大无尽
·64位外部存储器接口（EMIFA）
-异步存储器（SRAM、闪存和EEPROM）和同步存储器（SBSRAM、zBT SRAM）的无胶接口
-支持与标准同步设备和自定义逻辑（FPGA、CPLD、ASIC等）的接口
-总32M字节的可寻址外部内存空间
·四个1x串行RapidlO？链接（或一个4x），符合V1.2
-1.25、2.5、3.125-Gbps链路速率
-消息传递、DirectlO支持、错误管理扩展、拥塞控制
-符合IEEE 1149.6的I/O
·DDR2内存控制器
-DDR2-533 SDRAM接口
-32位/16位，533 MHz（数据速率）总线
-512M字节的总可寻址外部内存空间
·EDMA3控制器（64个独立信道）
·32位/16位主机端口接口（HPl）
·32位33/66 MHz、3.3-V外围组件互连（PCl）主/从接口符合PCI本地总线规范（V2.3）
·一条内部集成电路（PC）总线
·两个McBSP
·10/100/1000 Mb/s以太网MAC（EMAC）
-符合IEEE 802.3
-支持多媒体独立接口（Mll、GMIl、RMII和RGMIl）
-支持多媒体独立接口（Mll、GMll、RMlI和RGMII）
-8个独立发射（TX）和8个独立接收（RX）信道
·两个64位通用定时器，可配置为四个32位定时器
·乌托邦
-UTOPIA 2级从ATM控制器
-每个方向最多50 MHz的8位发送和接收操作
-最多64字节的用户定义单元格格式
·16个通用I/O（GPIO）引脚
·系统PLL和PLL控制器
·辅助PLL和PLL控制器，专用于EMAC和DDR2内存控制器
·高级事件触发（AET）兼容
·启用跟踪的设备
·IEEE-1149.1（JTAGTM）边界扫描兼容
·697销球栅格阵列（BGA）封装（CTZ、GTZ或ZTZ后缀），0.8-mm球间距
·0.09-um/7级铜金属工艺（CMOS）
·3.3-/1.8-/1.5/1.25-/1.2-V/Os，1.25-/1.2-V内部
描述
TMS320C64x+™ DSP（包括TMS320C6455BCTZ器件）是TMS320C6000中性能最高的定点DSP产品™ DSP平台。C6455设备基于第三代高性能、先进的VelociTI™ 德州仪器（TI）开发的超长指令字（VLIW）架构，使这些DSP成为视频和电信基础设施、成像/医疗和无线基础设施（WI）等应用的绝佳选择。C64x+™ 设备与C6000的一部分以前的设备是向上代码兼容的™ DSP平台。
C6455设备基于90 nm工艺技术，在1.2GHz的时钟频率下，每秒高达9600万条指令（MIPS）[或每周期9600个16位MMAC]，为高性能DSP编程挑战提供了经济高效的解决方案。C6455 DSP具有高速控制器的操作灵活性和阵列处理器的数字能力。
C64x+DSP内核采用八个功能单元、两个寄存器文件和两条数据路径。与早期的C6000设备一样，这八个功能单元中有两个是乘法器或.M单元。每个C64x+.M单元通过在每个时钟周期执行四个16位x 16位乘法累加（MAC），使乘法吞吐量比C64x核心翻倍。因此，可以在C64x+内核上每个周期执行八个16位x 16位MAC。在1.2GHz的时钟频率下，这意味着每秒可以发生9600个16位MMAC。此外，C64x+内核上的每个乘法器可以每个时钟计算一个32位x 32位MAC或四个8位x 8位MAC
周期
TCI6482设备包括Serial RapidIO®。这种高带宽外围设备极大地提高了系统性能，并降低了板上包括多个DSP的应用程序的系统成本，例如视频和电信基础设施以及医疗/成像。
C6455 DSP集成了大量片上存储器，并将其组织为两级存储器系统。C6455设备上的一级（L1）程序和数据存储器各为32KB。该内存可以配置为映射的RAM、缓存或两者的某种组合。当配置为缓存时，L1程序（L1P）是直接映射缓存，其中L1数据（L1D）是双向集合关联缓存。二级（L2）内存在程序和数据空间之间共享，大小为2048KB。二级存储器也可以配置为映射的RAM、缓存或两者的某种组合。C64x+Mega模块
还具有一个32位外围配置（CFG）端口、一个内部DMA（IDMA）控制器、一个具有复位/启动控制、中断/异常控制、断电控制的系统组件以及一个用于时间戳的32位自由运行计时器。
外围设备组包括：内部集成电路总线模块（I2C）；两个多通道缓冲串行端口（McBSP）；用于异步传输模式（ATM）从站[UTPIA从站]端口的8位通用测试和操作PHY接口；两个64位通用定时器（也可配置为四个32位定时器）；用户可配置的16位或32位主机端口接口（HPI16/HPI32）；外围组件互连（PCI）；具有可编程中断/事件生成模式的16引脚通用输入/输出端口（GPIO）；10/100/1000以太网媒体访问控制器（EMAC），其在C6455 DSP核心处理器和网络之间提供有效接口；管理数据输入/输出（MDIO）模块（也是EMAC的一部分），其连续轮询所有32个MDIO地址以枚举系统中的所有PHY设备；无胶外部存储器接口（64位EMIFA），能够连接到同步和异步外围设备；以及32位DDR2 SDRAM接口。
C6455设备上的I2C端口允许DSP轻松控制外围设备并与主机处理器通信。此外，标准多通道缓冲串行端口（McBSP）可用于与串行外围接口（SPI）模式外围设备通信。C6455 DSP有一套完整的开发工具，包括：一个新的C编译器、一个简化编程和调度的汇编优化器，以及一个Windows®调试器界面，用于查看
源代码执行。
（图片：引线/示意图）
