TMS320C64x DSP(包括TMS320C6413、TMS320C6410ZTS400器件)是TMS320C6000 DSP平台中性能最高的定点DSP产品。TMS320C6413和TMS320C6410ZTS400(C6413和C6410)设备基于德州仪器(TI)开发的第二代高性能、高级VelociTI超长指令字(VLIW)架构(VelociTI.2)。高性能、低成本的C6413/C6410 DSP使客户能够降低电信、医疗、工业、办公和照相实验室设备的系统成本。C64x是C6000 DSP平台的代码兼容成员。
C6413设备在500 MHz的时钟速率下每秒可执行多达4000万条指令(MIPS),为高性能DSP编程难题提供了经济高效的解决方案。
C6410设备在400 MHz的时钟速率下每秒可执行多达3200万条指令(MIPS),为高性能DSP编程难题提供了经济高效的解决方案。C6410设备还为分组电话和其他要求高性能的成本敏感应用提供了极好的价值。C6410设备还为分组电话和其他要求高性能的成本敏感应用提供了极好的价值
C6413/C6410 DSP具有高速控制器的操作灵活性和阵列处理器的数字能力。C64x DSP核心处理器具有64个32位字长的通用寄存器和八个高度独立的功能单元,两个乘法器用于32位结果,六个算术逻辑单元(ALU)-带有VelociTI.2扩展。八个功能单元中的VelociTI.2扩展包括新指令,以加速视频和图像应用程序的性能,并扩展VelociTI架构的并行性。C6413每周期可产生四个16位乘法累加(MAC),总计每秒2000万个MAC(MMACS),或每周期产生八个8位MAC,总计4000个MMACS。C6410每周期可产生四个16位乘法累加(MAC),总计每秒产生1600万个MAC(MMACS),或每周期产生八个8位MAC,总计3200个MMACS。C6413/C6410 DSP还具有与其他C6000 DSP平台设备类似的专用硬件逻辑、片上存储器和其他片上外设。
C6413/C6410使用基于两级缓存的体系结构,并具有一组功能强大且多样化的外围设备。一级程序缓存(L1P)是128 Kbit直接映射缓存,一级数据缓存(L1D)是128 KB双向集合关联缓存。2级存储器/高速缓存(L2)由程序和数据空间(针对C6413设备)之间共享的2Mbit存储器空间组成,2级存储器和高速缓存(L1)由程序与数据空间(对于C6410设备)之间的1Mbit存储器空间构成。二级内存可以配置为映射内存、缓存或两者的组合。外围设备包括:两个多通道缓冲音频串行端口(McASP);两个内部集成电路总线模块(I2C);两个多通道缓冲串行端口(McBSP);三个32位通用定时器;用户可配置的16位或32位主机端口接口(HPI16/HPI32);具有可编程中断/事件生成模式的16引脚通用输入/输出端口(GP0);以及一个32位无胶外部存储器接口(EMIFA),它能够与同步和异步存储器及外围设备连接。
McASP端口支持一个发送和一个接收时钟区,具有八个串行数据引脚,可单独分配给两个区中的任何一个。串行端口支持2到32个时隙的每个引脚上的时分复用。C6413/C6410具有足够的带宽来支持所有8个串行数据引脚传输192 kHz立体声信号。每个区域中的串行数据可以在多个串行数据引脚上同时发送和接收,并以飞利浦IC间声音(I2S)格式的多种变体进行格式化。
此外,McASP发射机可编程为同时输出多个S/PDIF、IEC60958、AES-3、CP-430编码数据信道,单个RAM包含用户数据和信道状态字段的完整实现。
McASP还提供了广泛的错误检查和恢复功能,例如每个高频主时钟的坏时钟检测电路,以验证主时钟是否在编程的频率范围内。
TMS320C6413/C6410上的I2C端口允许DSP轻松控制外围设备并与主处理器通信。此外,标准多通道缓冲串行端口(McBSP)可用于与串行外围接口(SPI)模式外围设备通信。
C6413/C6410有一套完整的开发工具,其中包括:一个新的C编译器,一个简化编程和调度的汇编优化器,以及一个用于可视化的Windows调试器界面
特色
- 高性能定点数字信号处理器(TMS320C6413/C6410)
- TMS320C6413型
- 2-ns指令周期时间
- 500 MHz时钟速率
- 4000英里
- TMS320C6410型
- 2.5ns指令周期时间
- 400 MHz时钟速率
- 3200英里
- 八个32位指令/周期
- 与C64x完全软件兼容
- 可用的扩展温度设备
- TMS320C6413型
- VelociTI.2对VelociTI高级超长指令字(VLIW)TMS320C64x DSP内核的扩展
- 八个具有VelociTI.2扩展的高度独立功能单元:
- 六个ALU(32-/40位),每个时钟周期支持单32位、双16位或四个8位算法
- 两个乘法器支持每个时钟周期四个16 x 16位乘法(32位结果)或每个时钟周期八个8 x 8位乘法(16位结果)
- 具有不一致支持的负载存储体系结构
- 64 32位通用寄存器
- 指令打包减少代码大小
- 所有有条件的指令
- 八个具有VelociTI.2扩展的高度独立功能单元:
- 指令集功能
- 可寻址字节(8-/16-/32-/64位数据)
- 8位溢出保护
- 位字段提取,设置,清除
- 标准化、饱和、位计数
- VelociTI.2增加正交性
- VelociTI.2对VelociTI高级超长指令字(VLIW)TMS320C64x DSP内核的扩展
- L1/L2存储器体系结构
- 128K位(16K字节)L1P程序缓存(直接映射)
- 128K位(16K字节)L1D数据缓存(双向集合关联)
- 2M位(256K字节)L2统一映射RAM/缓存[C6413](灵活的RAM/缓存分配)
- 1M位(128K字节)二级统一映射RAM/缓存[C6410](灵活的RAM/缓存分配)
- 无尽:小无尽,大无尽
- 32位外部存储器接口(EMIF)
- 异步存储器(SRAM和EPROM)和同步存储器(SDRAM、SBSRAM、ZBT SRAM和FIFO)的无胶接口
- 512M字节的总可寻址外部内存空间
- 增强型直接存储器存取(EDMA)控制器(64个独立信道)
- 主机端口接口(HPI)[32-/16位]
- 两个多通道音频串行端口(McASP)-每个具有六个串行数据引脚
- 两个内部集成电路(I2C)总线
- 其他GPIO功能
- 两个多通道缓冲串行端口
- 三个32位通用定时器
- 16个通用I/O(GPIO)引脚
- 灵活的PLL时钟发生器
- 片上基本振荡器
- IEEE-1149.1(JTAG)边界扫描兼容
- 288引脚球栅阵列(BGA)封装(GTS和ZTS后缀),1.0-mm球距
- 0.13-μm/6级铜金属工艺(CMOS)
- 3.3-V I/O,1.2-V内部