APEXTM 20K设备是第一个采用MultiCore架构设计的PLD,该架构将基于LUT和基于产品术语的设备的优势与增强的存储器结构相结合。基于LUT的逻辑为数据路径、寄存器、数学或数字信号处理(DSP)设计提供了优化的性能和效率。基于乘积项的逻辑针对复杂组合路径(如复杂状态机)进行了优化。基于LUT和产品术语的逻辑与存储器功能以及各种MegaCore和AMPP功能相结合,使APEX 20K设备架构独特地适合于系统上可编程芯片设计。过去需要LUT、产品术语和基于内存的设备组合的应用程序现在可以集成到一个APEX 20K设备中。
特色
■ 业界首个可编程逻辑器件(PLD),结合了片上系统(SOPC)集成
–集成查找表(LUT)逻辑、产品术语逻辑和嵌入式存储器的MultiCoreTM体系结构
–LUT逻辑用于寄存器密集型功能
–用于实现内存功能的嵌入式系统块(ESB),包括先进先出(FIFO)缓冲区、双端口RAM和内容可寻址内存(CAM)
–用于组合密集型功能的产品术语逻辑的ESB实现