•最高性能定点DSP
−1.67/1.39/1.17/1-ns指令周期
−600-/720-/850 MHz，1-GHz时钟频率
−八个32位指令/周期
−二十八次操作/循环
−4800、5760、6800、8000英里
−与C62x完全软件兼容
−C6414/15/16设备引脚兼容
−可用的扩展温度设备
•VelociTI高级超长指令字（VLIW）TMS320C64x DSP内核的VelociTI.2扩展
−八个具有VelociTI的高度独立功能单元。2 扩展：
−六个ALU（32-/40位），每个时钟周期支持单32位、双16位或四个8位算法
−两个乘法器支持每个时钟周期四个16 x 16位乘法（32位结果）或八个8 x 8位乘法（16位
结果）每个时钟周期
−不一致的负载存储架构
−64 32位通用寄存器
−指令打包减少代码大小
−所有有条件的指令
•指令集功能
−字节可寻址（8-/16-/32-/64位数据）
−8位溢出保护
−位字段提取、设置、清除
−归一化、饱和、位计数
−VelociTI.2型 增加正交性
•VCP[仅限C6416T]
−支持超过833 7.95-Kbps的AMR
−可编程代码参数
•TCP[仅限C6416T]
−最高支持10 2-Mbps或60 384 Kbps 3GPP（6次迭代）
−可编程Turbo码和解码参数
•L1/L2内存架构
−128K位（16K字节）L1P程序缓存（直接映射）
−128K位（16K字节）L1D数据缓存（双向集关联）
−8M位（1024K字节）二级统一映射RAM/缓存（灵活分配）
特色
- 最高性能定点数字信号处理器（DSP）
- 2、1.67-1.39-ns指令周期时间
- 500、600、720 MHz时钟速率
- 八个32位指令/周期
- 二十八次操作/循环
- 4000、4800、5760英里
- 与C62x完全软件兼容
- C6414/15/16设备引脚兼容
- VelociTI.2对VelociTI高级超长指令字（VLIW）TMS320C64x DSP内核的扩展
- 八个具有VelociTI.2扩展的高度独立功能单元：
- 六个ALU（32-/40位），每个时钟周期支持单32位、双16位或四个8位算法
- 两个乘法器支持每个时钟周期四个16 x 16位乘法（32位结果）或每个时钟周期八个8 x 8位乘法（16位结果）
- 不对齐的加载存储体系结构
- 64 32位通用寄存器
- 指令打包减少代码大小
- 所有有条件的指令
- 八个具有VelociTI.2扩展的高度独立功能单元：
- 指令集功能
- 可寻址字节（8-/16-/32-/64位数据）
- 8位溢出保护
- 位字段提取，设置，清除
- 标准化、饱和、位计数
- VelociTI.2增加正交性
- 维特比解码器协处理器（VCP）[C6416]
- 支持超过600 7.95-Kbps AMR
- 可编程代码参数
- Turbo解码器协处理器（TCP）[C6416]
- 最高支持7个2-Mbps或43 384 Kbps 3GPP（6次迭代）
- 可编程Turbo码和解码参数
- L1/L2存储器体系结构
- 128K位（16K字节）L1P程序缓存（直接映射）
- 128K位（16K字节）L1D数据缓存（双向集合关联）
- 8M位（1024K字节）二级统一映射RAM/缓存（灵活分配）
- 两个外部存储器接口（EMIF）
- 一个64位（EMIFA），一个16位（EMIBB）
- 异步存储器（SRAM和EPROM）和同步存储器（SDRAM、SBSRAM、ZBT SRAM和FIFO）的无胶接口
- 1280M字节总可寻址外部内存空间
- 增强型直接存储器存取（EDMA）控制器（64个独立信道）
- 主机端口接口（HPI）
- 用户可配置总线宽度（32-/16位）
- 32位/33 MHz、3.3-V PCI主/从接口符合PCI规范2.2[C6415/C6416]
- 三个PCI总线地址寄存器：
可预取内存
不可预取内存I/O - 四线串行EEPROM接口
- DSP程序控制下的PCI中断请求
- 通过PCI I/O周期的DSP中断
- 三个PCI总线地址寄存器：
- 三个多通道缓冲串行端口
- T1/E1、MVIP、SCSA框架的直接接口
- 每个通道最多256个
- ST总线交换-，AC97兼容
- 串行外围接口（SPI）兼容（摩托罗拉）
- 三个32位通用定时器
- ATM通用测试和操作PHY接口（UTOPIA）[C6415/C6416]
- UTOPIA 2级从ATM控制器
- 每个方向最多50 MHz的8位发送和接收操作
- 最多64字节的用户定义单元格格式
- 16个通用I/O（GPIO）引脚
- 灵活的PLL时钟发生器
- IEEE-1149.1（JTAG）边界扫描兼容
- 532引脚球栅阵列（BGA）封装（GLZ、ZLZ和CLZ后缀），0.8-mm球间距
- 0.13-μm/6级铜金属工艺（CMOS）
- 3.3-V I/O，1.2-V/1.25-V内部（500 MHz）
- 3.3V I/O，1.4V内部（600和720 MHz）
