ispLSI 5000V系列系统内可编程高密度逻辑器件基于32个注册宏单元的通用逻辑块（GLB）和互连GLB的单个全局路由池（GRP）结构。
GLB的输出驱动GLB之间的全局路由池（GRP）。提供交换资源以允许全局路由池中的信号驱动设备中的任何或所有GLB。该机制允许跨整个设备进行快速、高效的连接。
每个GLB包含32个宏单元和一个完全填充的可编程and阵列，该阵列具有160个逻辑乘积项和五个额外的控制乘积项。GLB有来自全局路由池的68个输入，每个产品术语都有真形式和补码形式。
特色
•超宽高密度系统内可编程逻辑
-3.3V电源
-用户可选择3.3V/2.5V I/O
-18000个PLD门/384个宏电池
-多达288个I/O引脚
-384寄存器
-高速全球互连
-SuperWIDE 32通用逻辑块（GLB）尺寸可实现最佳性能
-用于快速计数器、状态机、地址解码器等的SuperWIDE输入门控（68输入）。
-PCB高效球栅阵列（BGA）封装选项
-与标准5V TTL设备的接口
•高性能E2 CMOS®技术
-fmax=125 MHz最大工作频率
-tpd=7.5 ns传播延迟
-增强型tsu2=7ns，tsu3（CLK0/1）=4.5ns，tsu2（CLK2/3）=3.5ns
-TTL/3.3V/2.5V兼容输入阈值和输出电平
-电可擦除和可重新编程
-非挥发性
-可编程速度/功率逻辑路径优化
•系统内可编程
-提高制造产量，缩短上市时间，提高产品质量
-重新编程焊接设备以加快调试
•100%IEEE 1149.1边界扫描可测试，3.3V系统内可编程
•体系结构特征
-具有单层全局路由池和SuperWIDE GLB的增强型引脚锁定架构
-环绕式产品术语共享阵列支持每个宏单元最多35个产品术语
-宏单元支持并行组合和注册函数
-宏单元寄存器具有多种控制选项，包括设置、重置和时钟启用
-四个专用时钟输入引脚加上宏单元产品终端时钟
-旋转和倾斜可编程I/O（SASPI/O™) 支持可编程总线保持、上拉、开放漏极和旋转和倾斜率选项
-每个宏电池有六个全局输出启用端子、两个全局OE引脚和一个产品端子OE
•ispDesignEXPERT™ – 从HDL合成到系统内编程的逻辑编译器和完整ISP设备设计系统
-卓越的结果质量
-与领先的CAE供应商工具紧密集成
-提高效率的定时分析器、探索工具、定时模拟器和ispANALYZER™
-PC和UNIX平台
