一种高性能、高密度的复杂可编程逻辑器件(CPLD),采用Atmel成熟的电可擦除技术。该设备具有32个逻辑宏单元和多达36个输入,可轻松集成来自多个TTL、SSI、MSI、LSI和经典PLD的逻辑。增强的路由开关矩阵增加了可用的门数和成功的引脚锁定设计修改的几率。该设备最多有32个双向I/O引脚和四个专用输入引脚,具体取决于所选设备封装的类型。每个专用引脚还可以用作全局控制信号、寄存器时钟、寄存器复位或输出使能。这些控制信号中的每一个可以在每个宏小区内单独选择。
特色
- 高密度、高性能、电可擦除复杂可编程
- 通过JTAG的系统内可编程性(ISP)
- 灵活逻辑宏单元
- 先进的EE技术
- 支持符合IEEE标准1149.1-1990和1149.1a-1993的JTAG边界扫描测试
- PCI兼容
- 输出启用产品术语
- 透明-锁存模式
- 任何宏小区内具有注册反馈的组合输出
- 三个全局时钟引脚
- 全局时钟、输入和I/O上的ITD(输入转换检测)电路
- 产品术语的快速注册输入
- 可编程“引脚保持器”选项
- VCC加电复位选项
- JTAG引脚TMS和TDI上的上拉选项
- 高级电源管理功能