C6743设备是基于C674x DSP内核的低功耗数字信号处理器。与TMS320C6000 DSP平台的其他成员相比，该设备消耗的功率明显更低。
C6743设备使原始设备制造商（OEM）和原始设计制造商（ODM）能够快速将具有高处理性能的设备推向市场。
C6743 DSP内核使用基于两级缓存的架构。一级程序缓存（L1P）是一个32-KB的直接映射缓存，一级数据缓存（L1D）是32-KB的双向集合关联缓存。2级程序缓存（L2P）由128-KB的内存空间组成，在程序和数据空间之间共享。二级内存可以配置为映射内存、缓存或两者的组合。
外围设备包括：10/100Mbps以太网MAC（EMAC），带有管理数据输入/输出（MDIO）模块；两个I2C总线接口；两个多通道音频串行端口（McASP），带有14/9串行器和FIFO缓冲器；两个64位通用定时器，每个可配置（一个可配置为看门狗）；多达8组16引脚通用输入/输出（GPIO），具有可编程中断/事件生成模式，与其他外围设备复用；两个UART接口（一个同时具有RTS和CTS）；三个增强型高分辨率脉宽调制器（eHRPWM）外围设备；三个32位增强捕获（eCAP）模块外围设备，可配置为3个捕获输入或3个辅助脉宽调制器（APWM）输出；两个32位增强正交编码脉冲（eQEP）外围设备；和2个外部存储器接口（EMIF）：一个用于较慢存储器或外围设备的异步外部存储器接口和一个用于SDRAM的高速存储器接口。
以太网媒体访问控制器（EMAC）在C6743和网络之间提供了一个有效的接口。EMAC支持10Base-T和100Base-TX，或者在半双工或全双工模式下支持10Mbps和100Mbps。此外，MDIO接口可用于PHY配置。
丰富的外围设备集提供了控制外部外围设备和与外部处理器通信的能力。有关每个外围设备的详细信息，请参阅本文档后面的相关章节和相关的外围设备参考指南。
特色
- 应用
- 网络
- 高速编码
- 专业音频
- 软件支持
- TI数字信号处理器/生物信号处理器
- 芯片支持库和DSP库
- 375 MHz TMS320C674x固定和浮点VLIW DSP内核
- 具有不一致支持的Load Store体系结构
- 64个通用寄存器（32位）
- 六个ALU（32位和40位）功能单元
- 支持32位整数、SP（IEEE单精度/32位）和DP（IEEE双精度/64位）浮点
- 每个时钟最多支持四个SP添加，每2个时钟支持四个DP添加
- 每个周期最多支持两个浮点（SP或DP）倒数近似（RCPxP）和平方根倒数近似（RSQRxP）操作
- 两个乘法功能单元
- 混合精度IEEE浮点乘法最多支持：
- 每个时钟2个SP x SP->SP
- 2 SP x SP->DP每两个时钟
- 2 SP x DP->DP每三个时钟
- 2 DP x DP->DP每四个时钟
- 定点乘法支持每个时钟周期两个32 x 32位乘法、四个16 x 16位乘法或八个8 x 8位乘法以及复数乘法
- 混合精度IEEE浮点乘法最多支持：
- 指令打包减少代码大小
- 所有有条件的指令
- Modulo Loop的硬件支持
活动 - 保护模式操作
- 错误检测和程序重定向的异常支持
- C674x指令集功能
- C67x+和C64x+ISA的超级集合
- 3000 MIPS和2250 MFLOPS C674x
- 可寻址字节（8位、16位、32位和64位数据）
- 8位溢出保护
- 位字段提取，设置，清除
- 标准化、饱和、位计数
- 精简16位指令
- C674x两级高速缓存存储器体系结构
- 32KB的L1P程序RAM/缓存
- 32KB的L1D数据RAM/缓存
- 128KB的二级统一映射RAM/缓存
- 灵活的RAM/缓存分区（L1和L2）
- 增强型直接存储器访问控制器3（EDMA3）：
- 2个传输控制器
- 32个独立DMA信道
- 8个快速DMA通道
- 可编程传输突发大小
- 3.3-V LVCMOS I/O
- 两个外部存储器接口：
- 埃米法
- NOR（8位侧数据）
- NAND（8位侧数据）
- 电子束
- 16位SDRAM，最高128MB
- 埃米法
- 两个可配置的16550型UART模块：
- 带调制解调器控制信号的UART0
- 16字节FIFO
- 16x或13x过采样选项
- 一个串行外围接口（SPI），带单芯片选择
- 多媒体卡（MMC）/安全数字（SD）
- 两个主从式内部集成电路（I2C总线）
- 可编程实时单元子系统（PRUSS）
- 两个独立的可编程实时单元（PRU）内核
- 32位加载存储RISC架构
- 每个内核4KB指令RAM
- 每个内核512字节的数据RAM
- 可通过软件禁用PRUSS以节省电力
- 除了PRU核心的正常R31输出外，每个PRU的寄存器30从子系统输出
- 标准电源管理机制
- 时钟门控
- 单个PSC时钟门控域下的整个子系统
- 专用中断控制器
- 专用交换中心资源
- 两个独立的可编程实时单元（PRU）内核
- 两个多通道音频串行端口（McASP）：
- 支持TDM、I2S和类似格式
- 用于发送和接收的FIFO缓冲器
- 10/100 Mbps RMII以太网媒体访问控制器（EMAC）：
- 符合IEEE 802.3（仅限3.3-V I/O）
- RMII媒体独立接口
- 管理数据I/O（MDIO）模块
- 一个64位通用定时器（可配置为两个32位定时器）
- 一个64位通用看门狗定时器（可配置为两个32位定时器）
- 三个增强型脉宽调制器（eHRPWM）：
- 具有周期和频率控制的专用16位时基计数器
- 6个单边缘、6个双边缘对称或3个双边缘不对称输出
- 死区生成
- 高频载波PWM斩波
- 跳闸区输入
- 三个32位事件捕获（eCAP）模块：
- 可配置为3个捕获输入或3个辅助脉宽调制器（APWM）输出
- 单次拍摄最多四个事件时间戳
- 两个32位增强型正交编码器脉冲（eQEP）模块
- 256球无铅塑料球栅阵列（PBGA）[ZKB后缀]，1.0-mm球间距
- 176针薄四边形扁平封装（TQFP）[PTP后缀]，0.5-mm针间距
- 商用或汽车温度
