LFE5U-45F-8BG554I

 提高逻辑密度，提高系统集成度
 12K至84K LUT
 197至365用户可编程I/O
 嵌入式SERDES
 270 Mb/s，最高3.2 Gb/s，SERDES接口（ECP5）
 270 Mb/s，最高5.0 Gb/s，SERDES接口（ECP5-5G）
 支持RDR（1.62 Gb/s）和HDR（2.7 Gb/s）中的eDP
 每个设备最多四个通道：PCI Express、以太网（1GbE、SGMII、XAUI）和CPRI
 系统DSP™
 完全可级联的切片结构
 12至160片，用于高性能乘法和累加
 强大的54位ALU操作
 时分复用MAC共享
 舍入和截断
 每个切片支持
 一半36 x 36，两个18 x 18或四个9 x 9乘法器
 高级18 x 36 MAC和18 x 18乘法累加（MMAC）操作
 灵活的内存资源
 最高3.744 Mb sysMEM™ 嵌入式块RAM（EBR）
 194K至669K位分布式RAM
 sysCLOCK模拟PLL和DLL
 LFE5-45和LFE5-85中的四个DLL和四个PLL；LFE5-25和LFE5-12中的两个DLL和两个PLL
 预设计源同步I/O
 I/O单元中的DDR寄存器
 专用读/写调平功能
 专用传动逻辑
 源同步标准支持
 ADC/DAC，7:1级，XGMII
 高速ADC/DAC器件
 专用DDR2/DDR3和LPDDR2/LPDDR3内存支持，具有DQS逻辑，数据速率高达800 Mb/s
 可编程系统I/O™ 缓冲区支持多种接口
 芯片上终端
 LVTTL和LVCMOS 33/25/18/15/12
 不锈钢18/15 I，II
 HSUL12
 LVDS、总线LVDS、LVPECL、RSDS、MLVDS
 subLVDS和SLVS、SoftIP MIPI D-PHY接收机/发射机接口
 灵活的设备配置
 配置I/O的共享库
 SPI引导闪存接口
 支持双引导映像
 从属SPI
 现场升级™ 用于简单字段更新的I/O
 单事件故障（SEU）缓解支持
 软错误检测–嵌入式硬宏
 软错误纠正–不停止用户操作
 软错误注入–模拟SEU事件以调试系统错误处理
 系统级支持
 符合IEEE 1149.1和IEEE 1532
 显示逻辑分析器
 用于初始化和通用的片上振荡器
 ECP5的1.1 V核心电源，ECP5UM5G的1.2 V核心电源