C40数字信号处理器（DSP）是采用0.72-um双电平金属CMOS技术制造的32位浮点处理器。320C40是德州仪器公司第四代DSP的一部分，主要用于并行处理。
有关设计低温操作时的其他信息，请参阅德州仪器应用报告320C3x、320C4x和320MCM42x低温下通电灵敏度，文献编号SGUA001。
特色
- SMJ:QML处理符合MIL-PRF-38535
- SM：标准处理
- TMP：商业级处理选项卡
- 工作温度范围：
- 军用（M）-55°C至125°C
- 特殊（S）-55°C至100°C
- 商用（C）-25°C至85°C
- 商用（L）0°C至70°C
- 最高性能浮点数字信号处理器（DSP）
- C40-60：
- C40-50：
- C40-40：
-
33 ns指令周期时间：
-
60 MFLOPS、30 MIPS、330 MOPS、384 MBps
-
40 ns指令周期时间：
-
50 MFLOPS、25 MIPS、275 MOPS、320 MBps
-
50 ns指令周期时间：
-
40 MFLOPS、20 MIPS、220 MOPS、256 MBps
- 六个通信端口
- 6通道直接存储器存取（DMA）协处理器
- IEEE-745浮点格式的单周期转换
- 单循环1/x，1/x
- 源代码与SMJ320C30兼容
- 已验证的Ada编译器
- 单循环40位浮点，32位整数乘法器
- 12个40位寄存器、8个辅助寄存器、14个控制寄存器和2个定时器
- IEEE标准1149.1测试访问端口（JTAG）
- 两个相同的外部数据和地址总线，支持共享内存系统和高数据速率、单周期传输：
- 100兆字节/秒的高端口数据速率（每条总线）
- 16G字节连续程序/数据/外围地址空间
- 快速智能总线仲裁的内存访问请求
- 单独的地址、数据和控制启用引脚
- 四组存储器控制信号支持硬件中的不同速度存储器
- 包装：
- 325针陶瓷网格阵列（GF后缀）
- 352铅陶瓷方形扁平封装（HFH后缀）
- 324衬垫JEDEC标准TAB框架
- 德州仪器（TI）采用增强型性能植入CMOS（EPIC）技术制造
- 独立的内部程序、数据和DMA协处理器总线，支持程序和数据吞吐量的大规模并发输入/输出（I/O），最大限度地提高持续的中央处理单元（CPU）性能
- 片上程序缓存和双访问/单周期RAM，提高内存访问性能
- 512字节指令缓存
- 8K字节的单循环双访问程序或数据RAM
- 基于ROM的引导加载程序支持通过任何一个通信端口使用8位、16位或32位存储器进行程序引导
