Virtex II系列是一种基于IP核和定制模块的从低密度到高密度设计的高性能平台FPGA。该系列为电信、无线、网络、视频和DSP应用提供完整的解决方案，包括PCI、LVDS和DDR接口。
领先的0.15µm/0.12µm CMOS 8层金属工艺和Virtex II架构经过优化，可实现高速低功耗。Virtex II系列结合了多种灵活的功能和高达1000万个系统门的大范围密度，增强了可编程逻辑设计能力，是屏蔽编程门阵列的强大替代品。如表1所示，Virtex II系列包括11个成员，范围从40K到8M系统门。
表1:Virtex II现场可编程门阵列系列成员
设备系统闸门CLB（1个CLB=4个切片=最大128位）
乘法器块SelectRAM块SCMsMax I/O焊盘（1）阵列行x Col.SlicesMaximum Distributed RAM Kbits 18 Kbit块Max RAM（Kbits）XC2V44040K8 x 825684472488XC2V8080K16 x 851216881444120XC2V250250K24 x 1615364824244328200XC2V500500K32 x 2430729632325768264XC2V10001M40 x 32512016040407208432XC2V1501.5M48 x 4076802448488648528XC2V2002M56 x 4810752336565610088624XC2V30003M64 x56143364489696172812720XC2V40004M80 x 7223040720120216012912XC2V60006M96 x 883379210561441442592121104XC2V80008M112 x 10446592145161681683024121108
特色
RocketIO/RocketIO X MGT核心
RocketIO和RocketIO X多千兆收发器是灵活的并行到串行和串行到并行嵌入式收发器核心，用于总线、背板或其他子系统之间的高带宽互连。FPGA中的多个用户实例化是可能的，提供高达100 Gb/s（RocketIO）或170 Gb/s（Rocket IO X）的全双工原始数据传输。每个通道可以以3.125 Gb/s（RocketIO）或6.25 Gb/s（RocketIO X）的最大数据传输速率运行。
