XC2V1000-5FGG456C

一般说明

Virtex II系列是一种基于IP核和定制模块的从低密度到高密度设计的高性能平台FPGA。该系列为电信、无线、网络、视频和DSP应用提供完整的解决方案，包括PCI、LVDS和DDR接口。

领先的0.15µm/0.12µm CMOS 8层金属工艺和Virtex II架构经过优化，可实现高速低功耗。Virtex II系列结合了多种灵活的功能和高达1000万个系统门的大范围密度，增强了可编程逻辑设计能力，是屏蔽编程门阵列的强大替代品。如表1所示，Virtex II系列包括11个成员，范围从40K到8M系统门。

特征
•业界第一平台FPGA解决方案
•IP浸入式架构
-40K至8M系统闸门的密度
-420 MHz内部时钟速度（高级数据）
-840+Mb/s I/O（高级数据）
•选择RAM™ 内存层次结构
-3 Mb双端口RAM，18 Kbit块SelectRAM资源
-多达1.5 Mb的分布式SelectRAM资源
•外部存储器的高性能接口
-DRAM接口
·SDR/DDR-SDRAM
·网络FCRAM
·降低延迟DRAM
-SRAM接口
·SDR/DDR-SRAM
·QDR公司™ 随机存取存储器
-CAM接口
•算术函数
-专用18位x 18位乘法器块
-快速超前进位逻辑链
•灵活的逻辑资源
-最多93184个内部寄存器/锁存器，时钟启用
-多达93184个查找表（LUT）或级联16位移位寄存器
-宽多路复用器和宽输入功能支持
-水平级联链和产品总和支持

-内部三态总线
•高性能时钟管理电路
-最多12个DCM（数字时钟管理器）模块
·精确时钟去偏移
·灵活的频率合成
·高分辨率相移
-16个全局时钟多路复用器缓冲器
•主动互连技术
-第四代分段路由结构
-可预测的快速路由延迟，与扇出无关
•选择IO™-Ultra技术
-多达1108个用户I/O
-19个单端和6个差分标准
-每个I/O的可编程吸收电流（2 mA至24 mA）
-数字控制阻抗（DCI）I/O：单端I/O标准的片上终端电阻器

-兼容PCI-X（133 MHz和66 MHz），3.3V
-3.3V时符合PCI标准（66 MHz和33 MHz）
-符合CardBus（33 MHz），3.3V
-差分信号
·840 Mb/s低压差分信号I/O（LVDS），带电流模式驱动器
·总线LVDS I/O
·带电流驱动器缓冲区的Lightning数据传输（LDT）I/O
·低压正射极耦合逻辑（LVPECL）I/O
·内置DDR输入和输出寄存器
-专有的高性能SelectLink技术
·高带宽数据路径
·双倍数据速率（DDR）链路
·基于Web的HDL生成方法
•由Xilinx基金会支持™ 和联盟系列™ 开发系统
-集成VHDL和Verilog设计流程
-10M系统闸门设计汇编
-Internet团队设计（ITD）工具
•基于SRAM的系统内配置
-快速SelectMAP配置
-三重数据加密标准（DES）安全选项（比特流加密）
-IEEE 1532支持
-部分重新配置
-无限重编程能力
-回读能力
•0.15µm 8层金属工艺，0.12µm高速晶体管
•1.5V（VCCINT）核心电源、专用3.3V VCCAUX辅助电源和VCCO I/O电源
•IEEE 1149.1兼容边界扫描逻辑支持
•三个标准细间距（0.80 mm、1.00 mm和1.27 mm）的倒装芯片和引线键合球栅阵列（BGA）封装
•无铅封装的引线键合BGA器件

特色