EP1K10TC144-1

Altera®ACEX 1K设备通过将查找表（LUT）架构与EAB相结合，提供了管芯高效、低成本的架构。基于LUT的逻辑为数据路径、寄存器密集型、数学或数字信号处理（DSP）设计提供优化的性能和效率，而EAB实现RAM、ROM、双端口RAM或先进先出（FIFO）功能。这些元件使ACEX 1K适合于复杂的逻辑功能和存储器功能，如数字信号处理、宽数据路径操作、数据转换和微控制器，这是高性能通信应用中所需要的。基于可重新配置的CMOS SRAM元件，ACEX 1K架构结合了实现通用门阵列超大功能所需的所有功能，以及高引脚数，以实现与系统组件的有效接口。先进的工艺和2.5V核心的低电压要求使ACEX 1K设备能够满足从DSL调制解调器到低成本交换机等低成本、高容量应用的要求。
重新配置ACEX 1K设备的能力可在装运前完成测试，并允许设计者专注于模拟和设计验证。ACEX 1K设备可重新配置消除了门阵列设计的库存管理和故障覆盖的测试向量生成。

特色

应用