Stratix®II FPGA系列基于1.2V、90nm的全层铜SRAM工艺，采用了一种新的逻辑结构，可最大限度地提高性能，并使器件密度接近180000个等效逻辑元件（LE）。Stratix II设备提供高达9 Mbits的片上TriMatrix™ 它具有多达96个DSP块和384个（18位×18位）乘法器，用于高效实现高性能滤波器和其他DSP功能。支持各种高速外部存储器接口，包括双数据速率（DDR）SDRAM和DDR2 SDRAM、RLDRAM II、四数据速率（QDR）II SRAM和单数据速率（SDR）SDRAM。Stratix II设备支持各种I/O标准，并支持具有DPA电路的1Gbps源同步信令。Stratix II设备提供完整的时钟管理解决方案，内部时钟频率高达550 MHz，锁相环（PLL）多达12个。Stratix II设备也是业界首款FPGA，能够使用高级加密标准（AES）算法对配置位流进行解密，以保护设计。
特色
Stratix II系列具有以下功能：
■ 新型创新的自适应逻辑模块（ALM）是Stratix II体系结构的基本构建块，可最大限度地提高性能和资源使用效率
■ 最多9383040个RAM位（1172880字节）可用，而不减少逻辑资源
■ TriMatrixmemory由三个RAM块大小组成，用于实现真正的双端口存储器和先进先出（FIFO）缓冲区
■ 高速DSP模块提供乘法器（最高450 MHz）、乘法累加函数和有限脉冲响应（FIR）滤波器的专用实现
■ 每个设备区域最多16个全局时钟，24个时钟资源
■ 时钟控制块支持动态时钟网络启用/禁用，这允许时钟网络断电以减少用户模式下的功耗
■ 每个设备最多12个PLL（4个增强型PLL和8个快速PLL）提供扩展频谱、可编程带宽、时钟切换、实时PLL重新配置以及高级乘法和相移
