ispXPGA系列设备为创建非易失性和无限可重新编程的高性能逻辑设计提供了理想的工具。其他FPGA解决方案则强制妥协，要么是可编程的，要么是非易失性的。该系列将此功能与包含当今系统级设计所需功能的主流体系结构相结合。
ispXPGA系列有两种选择。标准设备支持用于超快串行通信的sysHSI功能，而成本较低的“E系列”支持相同的高性能FPGA结构，无需sysHSI块。
电可擦除CMOS（E2 CMOS）存储单元为ispXPGA系列提供了非易失性能力。这些允许逻辑在通电后的微秒内发挥作用，从而在许多应用中实现简单的接口。这种能力还意味着不需要昂贵的外部配置存储器，并且可以保护设计免受未经授权的读回。如果需要，内部SRAM单元允许无限地重新配置设备。SRAM和E2 CMOS单元都可以通过IEEE 1532工业标准进行编程和验证。此外，SRAM单元可以通过sysCONFIG进行配置和读取™ 外围端口。
该系列跨越了当今大多数逻辑设计所需的密度和I/O范围，139K至1.25M系统门和160至496 I/O。这些设备可在1.8V、2.5V和3.3V电源下运行，便于集成到整个系统中。
通过引入sysMEM双端口内存块、sysIO高级I/O支持和sysCLOCK锁相环（PLL），可以满足系统级设计需求。通过多个sysHSI块支持高速串行通信，这些块提供时钟数据恢复（CDR）和串行化/去串行化（SERDES）。
ispLEVER公司™ 莱迪思的设计工具允许使用ispXPGA产品轻松实现设计。合成库支持可用于主要的逻辑合成工具。ispLEVER工具从这些常见的合成包中获取输出，并将设计放置在ispXPGA产品中并进行路由。该工具支持平面规划和设备内其他约束的管理。该工具还向用于定时分析的常用定时分析工具提供输出。
为了提高设计师的生产力，莱迪思为ispXPGA产品提供了各种预先设计的模块，称为IP核心。这些IP核允许设计者专注于其设计的独特部分，同时使用预先设计的块来实现标准功能，如总线接口、标准通信接口和存储器控制器。
通过使用先进的技术和创新的架构，ispXPGA FPGA器件为设计者提供了优异的速度性能。尽管依赖于设计，但许多典型设计可以在150MHz以上运行。某些设计可以在300MHz以上运行。表2详细说明了逻辑设计者常用的几个构建块的性能。
特色
■ 非易失性，无限可重构
•即时通电-通过基于片上E2 CMOS®的存储器在微秒内通电
•无外部配置存储器
•卓越的设计安全性，无需拦截比特流
•以毫秒为单位重新配置基于SRAM的逻辑
■ 用于系统级集成的高逻辑密度
•139K至1.25M系统闸门
•160至496 I/O
•1.8V、2.5V和3.3V VCC操作
•最高414Kb sysMEM™ 嵌入式存储器
■ 高性能可编程功能单元（PFU）
•每个PFU四个LUT-4支持宽功能和窄功能
•每个LUT-4的双触发器，用于广泛的流水线
•加法器、乘法器、多路复用器和计数器专用逻辑
■ 灵活的内存资源
•多个sysMEM嵌入式RAM块
–单端口、双端口和FIFO操作
•每个PFU中的64位分布式内存
–单端口、双端口、FIFO和移位寄存器操作
■ 灵活的编程、重新配置和测试
•支持IEEE 1532和1149.1
•微处理器配置接口
•使用SRAM操作时对E2 CMOS进行编程
■ 八个系统时钟™ 用于时钟管理的锁相环（PLL）
•真正的PLL技术
•10MHz至320MHz运行
•时钟乘法和除法
•相位调整
•以250ps的步长移动时钟
■ 系统IO™ 高系统性能
•通过SSTL和HSTL提供高速内存支持
•通过PCI、GTL+、LVDS、BLVDS和LVPECL支持高级总线
•通过LVTTL、LVCMOS 3.3、2.5和1.8支持标准逻辑
•LVCMOS 3.3和LVTTL接口的5V耐受I/O
•用于串联终端的可编程驱动强度
•可编程总线维护
■ 两个选项可用
•高性能系统HSI（标准零件号）
•低成本，无系统HSI（“E系列”）
■ 系统HSI™ 超快串行通信能力
•高达800Mbps的性能
•每个设备最多20个频道
•内置时钟数据恢复（CDR）、串行化和去串行化（SERDES）
