LatticeXP系列FPGA器件将逻辑门、嵌入式存储器和高性能I/O结合在一个单一架构中，该架构既非易失性又可无限重构，以支持成本效益高的系统设计。
LatticeXP系列中使用的可重新编程非易失性技术是下一代ispXP™ 技术使用该技术，不需要昂贵的外部配置存储器，并且可以防止未经授权的读回。此外，即时启动功能允许在许多应用程序中进行简单的接口。
莱迪思的ispLEVER®设计工具允许使用LatticeXP系列FPGA设备高效地实现大型复杂设计。LatticeXP的合成库支持可用于流行的逻辑合成工具。ispLEVER工具使用合成工具输出及其楼层规划工具的约束，在LatticeXP设备中放置和路由设计。ispLEVER工具从路由中提取定时，并将其反注释到设计中以进行定时验证。
莱迪思提供许多预先设计的IP（知识产权）ispLeverCORE™ LatticeXP系列的模块。通过使用这些IP作为标准化块，设计师可以自由地专注于其设计的独特方面，从而提高生产力。
特色
■ 非易失性，无限可重构
•即时开启
–以微秒为单位通电
•无外部配置存储器
•卓越的设计安全性，无需拦截比特流
•以毫秒为单位重新配置基于SRAM的逻辑
•SRAM和非易失性存储器可通过系统配置和JTAG端口进行编程
■ 睡眠模式
•可减少多达1000倍的静态电流
■ 现场升级™ 重新配置（TFR）
•系统运行时现场逻辑更新
■ 广泛的密度和包装选项
•3.1K至19.7K LUT4
•62至340个I/O
•支持密度迁移
■ 嵌入式和分布式内存
•54 Kbits至396 Kbits sysMEM™ 嵌入式块RAM
•高达79 Kbits的分布式RAM
•灵活的内存资源：−分布式和块内存
■ 灵活的I/O缓冲区
•可编程系统IO™ 缓冲区支持多种接口：
−LVCMOS 3.3/2.5/1.8/1.5/1.2
−LVTTL
–SSTL 18 I级
−SSTL 3/2 I、II级
–HSTL15 I、III级
−HSTL 18 I、II、III级
−PCI
−LVDS、总线LVDS、LVPECL、RSDS
■ 专用DDR内存支持
•实现高达DDR333（166MHz）的接口
■ 系统时钟™ 公共图书馆
•每个设备最多4个模拟PLL
•时钟倍增、分频和移相
■ 系统级支持
•IEEE标准1149.1边界扫描，外加ispTRACY™ 内部逻辑分析仪能力
•用于配置的机载振荡器
•设备使用3.3V、2.5V、1.8V或1.2V电源运行
