中央处理器
•具有内部32位RISC（精简指令集计算机）架构的中央处理单元
•指令长度：16位固定长度，提高代码效率
•加载存储架构（基本操作在寄存器之间执行）
•16个32位通用寄存器
•五级管道
•片上乘法器：乘法运算（32位×32位→ 64位）在两到五个周期内执行
•面向C语言的62条基本指令
操作模式
•操作模式
-单芯片模式
-扩展ROM启用模式（仅在SH7132/SH7137中）
-扩展ROM禁用模式（仅在SH7132/SH7137中）
•操作状态
-程序执行状态
-异常处理状态
-总线释放状态（仅在SH7132/SH7137中）
•断电模式
-睡眠模式
-软件待机模式（仅适用于SH7136/SH7137）
-深层软件待机模式（仅适用于SH7136/SH7137）
-模块待机模式
用户中断控制器（UBC）
•地址、数据值、访问类型和数据大小都可以设置为中断条件
•支持连续中断功能
（仅限SH7132和SH7137）
•两个中断通道
片上ROM
•128 KB（仅适用于SH7131/SH7132）或256 KB
片上RAM
•8 KB（仅适用于SH7131/SH7132）或16 KB
数据传输控制器（DTC）
•由片上外围模块中断激活的数据传输可以独立于CPU传输进行。
•可为每个中断源选择传输模式（传输模式在存储器中指定）
•为一个激活源启用多个数据传输
•各种传输模式可选择正常模式、重复模式或块传输模式。
•数据传输大小可以指定为字节、字或长字
•可向CPU发出激活DTC的中断。
-一次数据传输完成后，可以请求CPU中断。
-在所有指定的数据传输完成后，可以请求CPU中断。
中断控制器（INTC）
•五个外部中断引脚（NMI和IRQ3至IRQ0）
•片上外设中断：为每个模块设置优先级
•矢量地址：每个中断源的矢量地址
特色
总线状态控制器（BSC）
•地址空间：两个区域（CS0和CS1）中每个区域最多1 MB（仅在SH7132/SH7137中）
•8位外部总线（仅适用于SH7132/SH7137）
•每个区域可独立设置以下内容
-访问等待周期数
-空闲等待周期插入
-支持SRAM
•根据目标区域输出芯片选择信号
