MPC65MVR56是实现Power Architecture®指令标准体系结构的MPC500系列微处理器的成员。MPC65MVR56集成了一个浮点单元、一个高级外围设备和1 MB闪存在一个芯片上。这种组合非常适合高性能汽车应用以及其他控制密集型应用。
特色
- 1 MB内部闪存(分为两个512 KB的块)
- 36 KB静态RAM
- 三个时间处理器单元(TPU3)
- 22定时器通道模块化I/O系统(MIOS14)
- 三个TouCAN模块
- 两个增强型排队模拟系统,带模拟多路复用器(AMUX),共40个模拟信道。这些模块的配置使得每个模块可以访问部件的所有40个模拟输入
- 两个排队串行多通道模块,每个模块包含一个排队串行外围接口(QSPI)和两个串行控制器接口(SCI/UUART)
- J1850(DLCMD2)通信模块
- NEXUS调试端口(3级)–IEEE®ISTO 5001-1999
- JTAG和后台调试模式(BDM)