操作参数全静态操作，0 MHz� 80 MHz（外加2%频率调制-82 MHz）150 C结温工作范围低功耗设计� 功耗小于400 mW（标称）� 专为核心和外围设备的动态电源管理而设计� 外围设备的软件控制时钟门控� 低功率停止模式，所有时钟停止制造的90 nm工艺1.2 V内部逻辑单电源（5.25 V），带内部调节器，为5.25 V范围内的核心输入和输出引脚提供3.3 V和1.2 V� 35%/65%VDDE CMOS开关电平（带滞后）� 可选择的滞后� 可选择的转换速率控制Nexus引脚供电3.3 V电源，采用EMI降低技术设计� 锁相环� 系统时钟频率的频率调制� 片上旁路电容� 可选择的转换速率和驱动强度
高性能e200z335核心处理器32位Power Architecture Book E程序员模型可变长度编码增强� 允许Power Architecture指令集可选地编码为16位和32位混合指令� 导致更小的代码大小单个问题，32位Power Architecture技术兼容CPU有序执行和退出精确的异常处理分支处理单元� 专用分支地址计算加法器� 使用分支先行指令缓冲区加载/存储单元的分支加速� 单周期加载延迟� 完全管道化� 大小Endian支持� 未对齐的访问支持� 零加载使用管道气泡32个64位通用寄存器（GPR）内存管理单元（MMU），带有16项完全关联的转换后备缓冲区（TLB）独立的指令总线和加载/存储总线矢量中断支持中断延迟@80MHz（从中断请求到中断异常处理程序的第一条指令执行）
本文档包含有关正在开发的产品的信息。Freescale保留更改或停止本产品的权利，恕不另行通知。� 飞思卡尔半导体公司（Freescale Semiconductor，Inc.），2008-2012年。保留所有权利。
简介。9 1.1文件概述。9 2.1设备2.2 MPC5634M功能核心。9 2.2.2横杆。11 2.2.3 eDMA。11 2.2.4中断FMPLL.12 2.2.6校准FlexCAN.22 2.2.18系统计时器23 2.2.19软件看门狗计时器（SWT）24 2.2.20调试2.3 MPC5634M系列架构26 2.3.1框图26 2.3.2框图27引脚和信号3.1 144 LQFP 3.2 176 LQFP引脚3.3 176 LQFP插脚3.4 208 MAPBGA球图3.5 208 MAPBGB球图（仅限）34 3.6信号概述35 3.7信号详细信息51电气56 4.1参数分类56最大额定值。56热特性。58 4.3.1最高结温条件下规范的一般说明。60 4.4电磁干扰（EMI）特性。62 4.5电磁静电放电（ESD）特性62 4.6电源管理控制（PMC）和通电复位（POR）电气规范。63 4.6.1调节器示例。67 4.6.2推荐的功率晶体管。69 4.7通电/断电顺序。4.8直流电气规范。70 4.9 I/O极板电流规格。77 4.9.1 I/O垫VRC33电流规格。78 4.9.2 LVDS焊盘规格。79 4.10振荡器和PLLMRFM电气特性。80 4.11温度传感器电气特性。82 4.12 eQADC电气特性。82 4.13平台闪存控制器电气特性。85 4.14闪存电气特性。4.15交流规范。87 4.15.1极板交流规格。4.16交流定时。90 4.16.1 IEEE 1149.1接口定时。90 4.16.2天枢计时。93 4.16.3校准总线接口定时。96 4.16.4 eMIOS计时。99 4.16.5 DSPI定时。99 4.16.6 eQADC SSI定时。105个包装。106 5.1包装机械数据。5.1.1 144 LQFP。5.1.2 176升。5.1.3 208地图。113订购信息。115文件修订历史。4.2 4.3
MPC5634M微控制器数据表，版本9 2 Freescale Semiconductor非屏蔽中断（NMI）输入，用于处理必须产生立即响应的外部事件，例如断电检测。在此设备上，NMI输入连接到关键中断输入。（可能无法恢复）严重中断输入。对于优先级高于中断控制器提供的外部中断源。（始终可恢复）新的“等待中断”指令，用于新的低功耗模式保留指令，用于实现读修改写访问信号处理扩展（SPE）APU� 在所有32个GPR上运行，这些GPR都扩展到64位宽� 提供矢量、标量整数和浮点算术运算（包括整数矢量MAC和MUL运算）的完整补充（SIMD）� 提供丰富的扩展64位加载阵列，并将其存储到扩展GPR� 与e200z6内核浮点（FPU）完全兼容� 与软件包装兼容的IEEE 754� 硬件中的标量单精度，软件库中的标量双精度� 单精度浮点和定点之间的转换指令� 与e200z6内核完全兼容的代码长周期指令（保护负载除外）不会增加中断延迟通过Nexus调试端口扩展系统开发支持高级微控制器总线架构（AMBA）交叉开关（XBAR）三个主端口，四个从端口� 主机：CPU指令总线；CPU加载/存储总线（Nexus）；电子数据管理� 从属：Flash；SRAM；外围桥；校准EBI 32位内部地址总线、64位内部数据总线增强型直接存储器存取（eDMA）控制器32通道支持独立或32位单值或块传输支持可变大小队列和循环队列源和目标地址寄存器独立配置为后递增或保持恒定，每个eDMA信道可以在完成单个值或块传输时选择性地向CPU发送中断请求中断控制器（INTC）191外围中断请求源8软件可设置中断请求源9位矢量� 每个中断请求源的唯一矢量� 通过与处理器的硬件连接或从寄存器中读取提供每个中断源可编程为16个优先级中的一个优先权优先权� 对处理器的优先中断请求� 较高优先级的ISR优先于较低优先级的ISR或任务� 自动向后进先出（LIFO）推送或弹出优先权� 能够修改ISR或任务优先级。修改优先级可用于实现用于访问共享资源的优先级上限协议。低延迟——从外围设备收到中断请求到处理器收到中断请求的三个时钟
