CY8C4245AXI-483是一种PSoC®4微控制器，可扩展和可重新配置的平台架构，适用于带有ARM®Cortex的混合信号可编程嵌入式系统控制器系列™-M0 CPU。它将可编程和可重新配置的模拟和数字模块与灵活的自动布线相结合。基于该平台的PSoC 4200产品系列是具有数字可编程逻辑的微控制器、高性能模数转换、带比较器模式的运算放大器以及标准通信和定时外围设备的组合。PSoC 4200产品将与PSoC 4平台的成员完全向上兼容，以满足新的应用和设计需求。可编程模拟和数字子系统允许设计的灵活性和现场调谐。
特色
- 48MHz ARM Cortex-M0 CPU，带单循环乘法，最大32kb闪存，带读取加速器
- 两个运算放大器，具有可重新配置的高驱动器外部和高带宽内部驱动器
- 带差分/单端模式的12位1Msps SAR ADC，带信号平均的信道定序器
- 任何引脚上通用或电容传感应用的双电流DAC（IDAC）
- 两个在深度睡眠模式下工作的低功耗比较器
- 四个称为通用数字块的可编程逻辑块，每个具有8个宏单元和数据路径
- Cypress提供的外围组件库、用户定义的状态机和Verilog输入
- 低功耗1.71至5.5V操作，20nA停止模式，带GPIO引脚唤醒、休眠和深度睡眠模式
- Cypress CapSense Sigma Delta（CSD）提供最佳SNR（>5:1）和耐水性
- Cypress提供的软件组件使电容式传感设计易于自动硬件调整
- 分段LCD驱动器，所有引脚均支持LCD驱动器，以休眠模式运行，每引脚4位内存
- 具有可重构I²C、SPI、UART功能的运行时可重构串行通信块
- 四个16位定时器/计数器脉宽调制器（TCPWM）模块
- 中心对齐、边缘和伪随机模式
- 用于电机驱动和其他数字逻辑应用的基于比较器的终止信号触发
- 36个GPIO引脚可以是CapSense、LCD、模拟或数字，驱动模式和旋转速率可编程
- 集成开发环境（IDE）提供原理图设计入口和构建
- 所有固定功能和可编程外围设备的应用程序编程接口（API）组件
- 原理图输入后，可以使用基于ARM的行业标准开发工具进行开发
