双ADC核心采用多级流水线结构，具有集成输出纠错逻辑。高性能片上缓冲器和内部电压基准简化了面向外部的驱动电路，同时保持了ADC的卓越性能。
AD9652-310EBZ可支持高达1.24 GHz的输入时钟频率，并使用1、2、4和8整数分频器生成ADC采样时钟。提供占空比稳定器以补偿ADC时钟占空比的变化。来自每个ADC的16位输出数据（具有超范围位）与双数据速率（DDR）时钟一起交织到单个LVDS输出端口上。使用3线SPI兼容串行接口完成设置和控制编程。
AD9652-310EBZ提供144球CSP_BGA，并在-40°C至+85°C的工业温度范围内指定。本产品受美国未决专利保护。
产品亮点
特色
- 高动态范围-70 MHz时SNR=75.0 dBFS（AIN=−1 dBFS）-70 MHz下SFDR=87 dBc
- 卓越的中频采样性能-170 MHz时SNR=73.7 dBFS（AIN=−1 dBFS）-170 MHz下SFDR=85 dBc（AIN＝−1 dBFS）-465 MHz的全功率带宽
- 片上3.3 V缓冲器-可编程输入范围为2 V p-p至2.5 V p-p（默认值）
- 具有1、2、4和8个整数输入的差分时钟输入接收器（时钟分频器输入可接受高达1.24 GHz）
- 内部ADC时钟占空比稳定器
- SYNC输入允许多芯片同步
- 总功耗：2.16 W-3.3 V和1.8 V电源电压
- DDR LVDS（ANSI-644电平）输出
- 串行端口控制
- 节能省电模式
应用
- 军用雷达和通信
- 多模数字接收机（3G或4G）
- 测试和仪器
- 智能天线系统
（图片：引出线）
