ADS41B25EVM是超低功耗ADS4xxx模数转换器（ADC）系列的一员，具有集成模拟输入缓冲器。该设备使用创新的设计技术来实现高动态性能，同时消耗极低的功率。模拟输入引脚具有缓冲器，具有在宽频率范围内保持恒定性能和输入阻抗的优点。该设备非常适合多载波、宽带通信应用，如PA线性化。
ADS41B25EVM具有数字增益和偏移校正等功能。增益选项可用于在较低满标度输入范围（尤其是在高输入频率）下提高SFDR性能。集成直流偏移校正回路可用于估计和消除ADC偏移。在较低的采样率下，ADC以按比例缩小的功率自动运行，而不会损失性能。
该设备支持双数据速率（DDR）低压差分信号（LVDS）和并行CMOS数字输出接口。DDR LVDS接口的低数据速率（最大500MBPS）使得使用基于低成本现场可编程门阵列（FPGA）的接收机成为可能。该设备具有低摆幅LVDS模式，可用于进一步降低功耗。LVDS输出缓冲器的强度也可以增加，以支持50Ω差分终端。
该设备采用紧凑型QFN-48封装，并在工业温度范围（-40°C至+85°C）内指定。
特色
- 分辨率：12位，125MSPS
- 集成高阻抗
模拟输入缓冲器：- 直流输入电容：3.5pF
- 直流输入电阻：10kΩ
- 最大采样率：125MSPS
- 超低功率：
- 1.8V模拟功率：114mW
- 3.3V缓冲功率：96mW
- I/O功率：100mW（DDR LVDS）
- 高动态性能：
- 信噪比：170MHz时68.3dBFS
- SFDR：170MHz时为87dBc
- 输出接口：
- 具有可编程摆动和强度的双倍数据速率（DDR）LVDS：
- 标准摆动：350mV
- 低摆幅：200mV
- 默认强度：100Ω终端
- 2x强度：50Ω终端
- 还支持1.8V并行CMOS接口
- 具有可编程摆动和强度的双倍数据速率（DDR）LVDS：
- SNR/SFDR权衡的可编程增益
- 直流偏移校正
- 支持低输入时钟幅度
- 包装：QFN-48（7mm×7mm）
