LatticeECP2/M系列FPGA器件经过优化，可在经济的FPGA结构中提供高性能功能，如高级DSP块、高速SERDES（仅LatticeECP2M系列）和高速源同步接口。这种结合是通过器件架构的进步和90nm技术的使用实现的。
LatticeECP2/M FPGA结构经过优化，具有高性能和低成本。LatticeECP2/M设备包括基于LUT的逻辑、分布式和嵌入式存储器、锁相环（PLL）、延迟锁定环（DLL）、预设计源同步I/O支持、增强的sysDSP块和高级配置支持，包括加密（仅限“S”版本）和双引导功能。
LatticeECP2M设备系列具有具有PCS的高速SERDES。这些具有PCS块的高抖动容限和低传输抖动SERDES可以配置为支持一系列流行的数据协议，包括PCI Express、以太网（1GbE和SGMII）、OBSAI和CPRI。发射预加重和接收均衡设置使SERDES适合芯片到芯片和小尺寸背板应用。
莱迪思的ispLEVER®设计工具套件允许使用LatticeECP2/M FPGA系列高效地实现大型复杂设计。LatticeECP2/M的合成库支持可用于流行的逻辑合成工具。ispLEVER工具使用合成工具输出及其楼层规划工具的约束，将设计放置在LatticeECP2/M设备中并进行布线。ispLEVER工具从路由中提取定时，并将其反注释到设计中以进行定时验证。
莱迪思提供许多预先设计的IP（知识产权）ispLeverCORE™ LatticeECP2/M系列的模块。通过使用这些IP核心作为标准化块，设计师可以自由地专注于其设计的独特方面，从而提高其生产力。
特色
■ 用于系统集成的高逻辑密度
•6K至95K LUT
•90到583个I/O
■ 嵌入式SERDES（仅LatticeECP2M）
•数据速率250 Mbps至3.125 Gbps
•每个设备最多16个通道PCI Express、以太网（1GbE、SGMII）、OBSAI、CPRI和串行RapidIO。
■ 系统DSP™ 块
•3至42块，用于高性能乘法和累加
•每个模块支持一个36x36、四个18X18或八个9X9乘法器
■ 灵活的内存资源
•55Kbits至5308Kbits sysMEM™ 嵌入式块RAM（EBR）
–18Kbit块
–单端口、伪双端口和真双端口
–字节启用模式支持
•12K至202Kbits分布式RAM
–单端口和伪双端口
■ sysCLOCK模拟PLL和DLL
•每个设备两个GPLL和最多六个SPLL
–时钟倍增、分频、相位和延迟调整
–动态PLL调整
•每个设备两个通用DLL
■ 预设计源同步I/O
•I/O单元中的DDR寄存器
•专用传动逻辑
•源同步标准支持
–SPI4.2、SFI4（DDR模式）、XGMII
–高速ADC/DAC设备
•专用DDR和DDR2内存支持
–DDR1:400（200MHz）/DDR2:533（266MHz）
•专用DQS支持
■ 可编程系统I/O™ 缓冲区支持多种接口
•LVTTL和LVCMOS 33/25/18/15/12
•不锈钢3/2/18 I，II
•HSTL15 I和HSTL18 I、II
•PCI和差分HSTL、SSTL
•LVDS、RSDS、总线LVDS、MLVDS、LVPECL
■ 灵活的设备配置
•符合1149.1边界扫描
•配置I/O专用库
•SPI启动闪存接口
•支持双引导映像
•TransFR™ 用于简单字段更新的I/O
•嵌入式软错误检测宏
■ 可选比特流加密（仅LatticeECP2/M“S”版本）
■ 系统级支持
•ispTRACY公司™ 内部逻辑分析仪能力
•用于初始化和通用的片上振荡器
•1.2V电源
