QorIQ®Qonverge B4860QDS片上系统专为下一代多标准无线基站设计。基于28纳米工艺技术，B4860QDS提供了无与伦比的吞吐量和容量，并集成了高效和高性能可编程内核以及专用加速器的令人信服的组合，以提供最佳的功率和成本。它以宽带无线基础设施的宏蜂窝基站设计为目标，并建立在我们的多核CPU和DSP在无线基础设施市场上的成功基础上。
B4860QDS结合了四个基于Power Architecture®技术构建的64位双线程e6500内核、六个StarCore®SC3900FP固定/浮点DSP内核和MAPLE-B基带加速处理引擎。它旨在适应快速变化和扩展的LTE（FDD和TDD）、包括3GPP LTE Rel.10/11和WCDMA的高级LTE标准，并同时支持不同的标准。
特色
- 四个双线程e6500内核基于Power Architecture®技术，最高1.8 GHz，采用AltiVec®128位SIMD引擎
- 六个基于StarCore®技术构建的SC3900FP固定/浮点DSP内核，最高1.2 GHz，每个内核为固定点提供38.4 GMacs/内核，为浮点提供19.2 GFlops/内核
- 用于数据包分析、分类和分发的数据路径加速架构
- 队列管理器和缓冲区管理器，用于简化网络接口和硬件加速器的共享以及缓冲池的管理
- 用于LTE、高级LTE和WCDMA（HSPA/HSPA+）的基带多加速器平台引擎（MAPLE-B）
- 两个DDR3/3L SDRAM 1.8 GHz 64位内存控制器，带ECC和交错支持，附带512 KB L3缓存
- 集成安全加速（SEC 5.x）
- 增强型安全数字主机控制器（SD/MMC）
- 四个I²C控制器
- 增强型串行外围接口（eSPI）
- 支持NAND和NOR闪存以及通用SRAM的集成闪存控制器
- 具有安全引导的信任体系结构
- CoreNet®–内部交换机结构，提供完整的缓存一致性系统
- 四个UART控制器
- 两个串行RapidIO®2.0控制器，每个x4端口运行速度高达5G
- 高达5G的四端口PCI Express®1.1/2.0控制器
- 八个Aurora跟踪接口
- 一个高速USB 2.0控制器
- GPIO公司
- 32位计时器
- JTAG-符合IEEE®标准1149.1的测试访问端口（TAP）和边界扫描架构™ 和1149.6™
- 八个CPRI 4.2控制器，最高运行9.8G
- 高速接口复用到16个SERDES 10G端口
- 最多两个以太网接口，支持10G/2.5G/1G，支持IEEE®1588v2
- 多达六个以太网接口，支持2.5G/1G，支持IEEE®1588v2
- FC-BGA，33 mm x 33 mm，1020个引脚，1 mm间距，无铅
