CDCLVD2102EVM时钟缓冲器将两个时钟输入（IN0、IN1）分配给总共4对差分LVDS时钟输出（OUT0、OUT3）。每个缓冲块由一个输入和2个LVDS输出组成。输入可以是LVDS、LVPECL或LVCMOS。
CDCLVD2102EVM专门设计用于驱动50条传输线。如果以单端模式驱动输入，则应向未使用的负输入引脚施加适当的偏置电压（VAC_REF）。
使用控制引脚（EN），可以禁用或启用输出。如果EN引脚保持打开状态，则启用两个具有所有输出的缓冲器，如果切换到逻辑“0”，则禁用两个具有全部输出的缓冲器（静态逻辑“0），如果切换至逻辑“1”，则启用一个具有两个输出的缓冲器和另一个具有二个输出的缓冲区。该部件支持故障安全功能。它包含一个输入滞后，防止在没有输入信号的情况下输出的随机振荡。
该设备在2.5V电源环境下运行，其特点是-40°C至85°C（环境温度）。CDCLVD2102EVM封装在小型16引脚、3毫米×3毫米QFN封装中。
特色
- 双1:2差分缓冲器
- 在10 kHz至20 MHz范围内，低附加抖动<300 fs RMS
- 15 ps（最大）的低组内输出偏差
- 通用输入接受LVDS、LVPECL、LVCMOS
- 一个输入专用于两个输出
- 总共4个LVDS输出，ANSI EIA/TIA-644A标准兼容
- 时钟频率高达800 MHz
- 2.375–2.625V设备电源
- LVDS参考电压VAC_REF，可用于电容耦合输入
- 工业温度范围–40°C至85°C
- 封装在3mm×3mm 16针QFN（RGT）中
- ESD保护超过3 kV HBM、1 kV CDM
- 应用
- 电信/网络
- 医学影像学
- 测试和测量设备
- 无线通信
- 通用时钟
