AD9524/PCBZ设计用于支持长期演进（LTE）和多载波GSM基站设计的时钟要求。它依赖于外部VCXO来提供参考抖动清除，以实现可接受的数据转换器SNR性能所需的限制性低相位噪声要求。
输入接收机、振荡器和零延迟接收机提供单端和差分操作。当连接到恢复的系统参考时钟和VCXO时，该设备产生六个范围为1MHz至1GHz的低噪声输出，以及来自输入PLL（PLL1）的一个专用缓冲输出。一个时钟输出相对于另一时钟输出的频率和相位可以通过分频器相位选择功能来改变，该功能用作无抖动的粗略定时调整，增量等于来自VCO的信号周期的一半。
封装内EEPROM可通过串行接口编程，以存储用户定义的寄存器设置，用于加电和芯片复位。
特色
- 输出频率：<1 MHz至1 GHz
- 启动频率精度：<±100 ppm（由VCXO参考精度确定）
- 零延迟操作输入到输出边沿定时：<±150 ps
- 6个输出：可配置LVPECL、LVDS、HSTL和LVCMOS
- 6个具有无抖动可调延迟的专用输出分频器
- 可调延迟：VCO输出分频器½周期的63分辨率步长
- 输出到输出偏斜：<±50 ps
- 奇数分频器设置的占空比校正
- 通电时自动同步所有输出
- 非易失性EEPROM存储配置设置
- 其他功能请参见数据表
应用
- LTE和多载波GSM基站
- 无线和宽带基础设施
- 医疗器械
- 时钟高速ADC、DAC、DDS、DDC、DUC、MxFE
- 低抖动、低相位噪声时钟分布
- SONET、10Ge、10G FC和其他10 Gbps协议的时钟生成和转换
- 前向纠错（G.710）
- 高性能无线收发器
- ATE和高性能仪表
（图片：引出线）
