设备基于增强的OMAP 3架构。
OMAP 3架构旨在提供一流的视频、图像和图形处理,足以支持以下内容:
- 流式视频
- 视频会议
- 高分辨率静止图像
该设备支持高级操作系统(HLOS),例如:
- Linux系统
- Windows CE
- 安卓
此OMAP设备包括高性能移动产品所需的最先进的电源管理技术。
以下子系统是设备的一部分:
- 基于ARM Cortex-A8微处理器的微处理器单元(MPU)子系统
- PowerVR SGX子系统用于3D图形加速以支持显示(仅限于OMAP35设备)
- 摄像机图像信号处理器(ISP),支持多种格式和连接多种图像传感器的接口选项
- 显示子系统具有多种功能,用于多种并发图像处理,以及支持多种显示的可编程接口。显示子系统还支持NTSC和PAL视频输出。
- 第3级(L3)和第4级(L4)互连,为多个启动器提供高带宽数据传输到内部和外部存储器控制器以及芯片上外围设备
该设备还提供:
- 全面的电源和时钟管理方案,支持高性能、低功耗操作和超低功耗待机功能。该设备还支持SmartReflex自适应电压控制。用于自动控制模块的工作电压的这种功率管理技术减少了有功功率消耗。
- 使用包对包(POP)实现的内存堆叠功能(仅限CBB和CBC包)
OMAP35器件有515引脚s-PBGA封装(CBB后缀)、515引脚s-PBCA封装(CBC后缀)和423引脚s-PBGA封装(CUS后缀)。CUS包中没有CBB和CBC包的某些功能。(包装差异见表1-1)。
本数据手册介绍了OMAP35应用处理器的电气和机械规范。除非另有说明,本数据手册中的信息适用于OMAP35应用处理器的商用和扩展温度版本。本数据手册由以下部分组成:
- 第2节:终端描述:分配、电气特性、复用和功能描述
- 第3节:电气特性:功率域、运行条件、功耗和直流特性
- 第4节:时钟规范输入和输出时钟、DPLL和DLL
- 第5节:视频Dac规范
- 第6节:定时要求和开关特性
- 第7节:包装特性:热特性、设备命名和可用包装的机械数据
特色
- OMAP3设备:
- OMAP 3体系结构
- MPU子系统
- 高达720 MHz ARM Cortex-A8内核
- NEON SIMD协处理器
- PowerVR SGX图形加速器
- 基于瓷砖的体系结构提供敢达1 MPoly/秒的性能
- 通用可扩展着色器引擎:结合像素和顶点着色器功能的多线程引擎
- 行业标准API支持:OpenGLES 1.1和2.0,OpenVG1.0
- 细粒度任务切换、负载平衡和电源管理
- 可编程高质量图像消除混叠
- 与ARM9完全兼容的软件
- 商业和扩展温度等级
- ARM Cortex-A8内核
- ARMv7体系结构
- 信任区
- 拇指-2
- MMU增强功能
- 有序、双问题、超标量微处理器内核
- NEON多媒体架构
- ARMv6 SIMD性能超过2倍
- 支持整数和浮点SIMD
- Jazelle RCT执行环境架构
- 具有分支目标地址缓存、全局历史缓冲区和8项返回堆栈的动态分支预测
- 嵌入式跟踪宏单元(ETM)支持无创调试
- ARMv7体系结构
- ARM Cortex-A8内存架构:
- -KB指令缓存(4路集关联)
- -KB数据缓存(4路集关联)
- -KB二级缓存
- 112KB的ROM
- 64KB共享SRAM
- 持久性:
- ARM指令–Little Endian
- ARM数据–可配置
- 外部存储器接口:
- 通用内存控制器(GPMC)
- 16位宽多路复用地址和数据总线
- 最多8个芯片选择引脚,每个芯片选择引脚具有128-MB地址空间
- NOR闪存、NAND闪存(带ECC汉明码计算)、SRAM和伪SRAM的无胶接口
- 用于自定义逻辑(FPGA、CPLD、ASIC等)接口的灵活异步协议控制
- 非多重地址和数据模式(有限的2-KB地址空间)
- 通用内存控制器(GPMC)
- 系统直接内存访问(sDMA)控制器(32个逻辑通道,具有可配置优先级)
- 摄像机图像信号处理器(ISP)
- CCD和CMOS成像仪接口
- 内存数据输入
- BT.601(8位)和BT.656(10位)数字YCbCr 4:2:2接口
- 普通视频解码器的无胶接口
- 调整引擎大小
- 将图像大小从1/4x调整到4x
- 单独的水平和垂直控制
- 显示子系统
- 并行数字输出
- 高达24位RGB
- HD最大分辨率
- 最多支持2个LCD面板
- 支持远程帧缓冲接口(RFBI)LCD面板
- 2个10位数模转换器(DAC),支持:
- 复合NTSC和PAL视频
- Luma和Chroma独立视频(S-Video)
- 旋转90度、180度和270度
- 将图像大小从1/4x调整到8x
- 颜色空间转换器
- 8位Alpha混合
- 并行数字输出
- 串行通信
- 5个多通道缓冲串行端口(McBSP)
- 512字节发送和接收缓冲器(McBSP1、McBSP3、McBSP4和McBSP5)
- 5-KB发送和接收缓冲区(McBSP2)
- SIDETONE核心支持(仅限McBSP2和McBSP3),用于滤波、增益和混合操作
- I2S、PCM设备和TDM总线的直接接口
- 128信道发送和接收模式
- 四个主或从多通道串行端口接口(McSPI)端口
- 高速、全速和低速USB OTG子系统(12针和8针ULPI接口)
- 高速、全速和低速多端口USB主机子系统
- 12针和8针ULPI接口或6针、4针和3针串行接口
- 一个HDQ/1线接口
- UART(具有红外数据协会[IrDA]和消费者红外[CIR]模式的UART)
- 三个主从高速集成电路(I2C)控制器
- 5个多通道缓冲串行端口(McBSP)
- 可移动媒体接口:
- 三张多媒体卡(MMC)/安全数字(SD),带安全数据I/O(SDIO)
- 全面的电源、重置和时钟管理
- SmartReflex技术
- 动态电压和频率缩放(DVFS)
- 测试接口
- IEEE 1149.1(JTAG)边界扫描兼容
- ETM接口
- 串行数据传输接口(SDTI)
- 12个32位通用定时器
- 2个32位看门狗定时器
- 1 32位32 kHz同步定时器
- 多达通用I/O(GPIO)引脚(与其他设备功能复用)
- 5纳米CMOS技术
- 用于内存堆栈的包上包(POP)实现(CUS包中不可用)
- 离散存储器接口
- 包装:
- 1.8V I/O和3.0V(仅限MMC1),
注意:这些是默认的操作性能点(OPP)电压,可以使用SmartReflex AVS将其优化为较低的值。