MPC8347EA PowerQUICC II Pro是下一代PowerQUIC II集成主机处理器。MPC8347EA包含一个基于Power Architecture®技术构建的处理器核心，具有用于网络、存储和通用嵌入式应用程序的系统逻辑。有关处理器的功能特性，请参阅MPC8349A PowerQUICC II Pro集成主机处理器系列参考手册。
要查找本文档的已发布勘误表或更新，请参阅本文档封底所列的MPC8347EA产品摘要页面，或联系您当地的Freescale销售办事处。
概述
本节提供设备功能的高级概述。图1显示了MPC8347EA中的主要功能单元。
该设备的主要特点如下：
•嵌入式PowerPC e300处理器内核；工作频率高达667 MHz
-高性能、超标量处理器内核
-浮点、整数、加载/存储、系统寄存器和分支处理单元
-32 KB指令缓存、32 KB数据缓存
-一级缓存的可锁定部分
-动态电源管理
-与实施Power Architecture技术的其他Freescale处理器系列兼容的软件
•双倍数据速率，DDR1/DDR2 SDRAM内存控制器
-支持DDR1和DDR2 SDRAM的可编程时序
-32位或64位数据接口，TBGA的数据速率高达400 MHz，PBGA的数据率为266 MHz
-最多四个物理存储体（芯片选择），每个存储体最多1 Gbyte可独立寻址
-DRAM芯片配置从64 Mbits到1 Gbit，带×8/×16数据端口
-完全错误检查和纠正（ECC）支持
-支持最多16个同时打开的页面（DDR2最多32个页面）
-连续或不连续内存映射
-读修改写支持
-睡眠模式支持SDRAM自刷新
-自动刷新
-使用CKE的动态电源管理
-注册DIMM支持
-用于DDR1的2.5 V SSTL2兼容I/O，用于DDR2的1.8 V SSTL1兼容I/O
•双三速（10/100/1000）以太网控制器（TSC）
-双控制器设计符合IEEE 802.3™, 802.3单位™, 820.3倍™, 802.3赫兹™, 802.3交流™ 标准
-以太网物理接口：
–1000 Mbps IEEE标准802.3 GMII/RGMII，IEEE标准802.3z TBI/RTBI，全双工
–10/100 Mbps IEEE标准802.3 MII全双工和半双工
-缓冲描述符与MPC8260和MPC860T 10/100编程模型向后兼容
-9.6K字节巨型帧支持
-RMON统计支持
-每个TSEC模块的内部2千字节传输和2千字节接收FIFO
-用于控制和状态的MII管理接口
-可编程CRC生成和检查
•PCI接口
-设计符合PCI规范2.3版
-数据总线宽度：
–32位数据PCI接口，工作频率高达66 MHz
-PCI 3.3-V兼容
-PCI主机桥功能
-PCI接口上的PCI代理模式
-PCI到内存和内存到PCI流
-PCI读访问的内存预取和对延迟读事务的支持
-将处理器写入PCI和PCI写入内存
-支持PCI上五个主机的片内仲裁
-访问所有PCI地址空间
-支持奇偶校验
-可选择的硬件强制一致性
-用于主机和外围设备之间地址映射的地址转换单元
-目标的双地址周期
-可从PCI访问的内部配置寄存器
•安全引擎经过优化，可处理与IPSec、SSL/TLS、SRTP、IEEE Std.802.11i®、iSCSI和IKE处理相关的所有算法。安全引擎包含四个加密通道、一个控制器和一组加密执行单元（EU）：
-公钥执行单元（PKEU）：
–RSA和Diffie-Hellman算法
–可编程字段大小高达2048位
–椭圆曲线加密
–F2m和F（p）模式
–可编程字段大小高达511位
-数据加密标准（DES）执行单元（DEU）
–DES和3DES算法
–用于3DES的两键（K1，K2）或三键（K1、K2、K3）
–DES和3DES的ECB和CBC模式
-高级加密标准单元（AESU）
–实现Rijndael对称密钥密码
–密钥长度为128、192和256位
–ECB、CBC、CCM和计数器（CTR）模式
-用于RAID应用程序的XOR奇偶校验生成加速器
-ARC四执行单元（AFEU）
–与RC4算法兼容的流密码
–40至128位可编程键
-消息摘要执行单元（MDEU）
–具有160位、224位或256位消息摘要的SHA
–带128位消息摘要的MD5
–HMAC与任一算法
-随机数发生器（RNG）
-四个加密通道，每个通道支持多命令描述符链
–通过集成控制器静态和/或动态分配加密执行单元
–每个执行单元的缓冲区大小为256字节，具有大数据大小的流控制
•通用串行总线（USB）双角色控制器
-具有设备和主机功能的USB随身模式
-符合USB规范2.0版
-可作为独立USB设备运行
–一个面向上游的端口
–六个可编程USB端点
-可作为独立USB主机控制器运行
–USB根集线器，带有一个面向下游的端口
–增强的主机控制器接口（EHCI）兼容
–高速（480 Mbps）、全速（12 Mbps）和低速（1.5 Mbps）操作
-带UTMI、串行和UTMI+低引脚接口（ULPI）的外部PHY
•通用串行总线（USB）多端口主机控制器
-可作为独立USB主机控制器运行
–USB根集线器，带有一个或两个面向下游的端口
–增强的主机控制器接口（EHCI）兼容
–符合USB规范2.0版
-高速（480 Mbps）、全速（12 Mbps）和低速（1.5 Mbps）操作
-直接连接到没有外部集线器的高速设备
-具有串行和低引脚数（ULPI）接口的外部PHY
•本地总线控制器（LBC）
-多路复用32位地址和数据，工作频率高达133 MHz
-八个外部从设备的八个芯片选择
-最多八拍突发传输
-32、16和8位端口大小由片上存储器控制器控制
-基于每个芯片选择的三个协议引擎：
–通用芯片选择机（GPCM）
–三台用户可编程机器（UPM）
–专用单数据速率SDRAM控制器
-奇偶校验支持
-具有可配置总线宽度（8-、16-或32-位）的默认启动ROM芯片选择
•可编程中断控制器（PIC）
-与MPC8260中断控制器的功能和编程兼容性
-支持8个外部和35个内部离散中断源
-支持1个外部（可选）和7个内部机器检查停止中断源
-可编程最高优先级请求
-具有可编程优先级的四组中断
-指向主机处理器的外部和内部中断
-在内核禁用模式下，将中断重定向到外部INTA引脚。
-每个中断源的唯一矢量编号
•双行业标准I2C接口
-双线接口
-多主机支持
-主或从I2 C模式支持
-片上数字滤波抑制总线上的尖峰
-通过引导定序器嵌入式硬件可选地从I2 C-1 EPROM加载系统初始化数据
•DMA控制器
-四个独立的虚拟通道
-具有可编程带宽控制的多通道并发执行
-所有信道的握手（外部控制）信号：DMA_DREQ[0:3]、DMA_DACK[0:3]和DMA_DDONE[0:3]
-本地核心和远程PCI主机可访问的所有通道
-传输能力不一致
-数据链和直接模式
-在完成的段和链上中断
•双端口
-两个4线接口（RxD、TxD、RTS、CTS）
-与原始16450 UART和PC16550D兼容的编程型号
•主设备或从设备的串行外围接口（SPI）
•通用并行I/O（GPIO）
-52个并行I/O引脚，复用在各种芯片接口上
•系统计时器
-周期中断计时器
-实时时钟
-软件看门狗定时器
-八个通用计时器
•设计符合IEEE标准1149.1™, JTAG边界扫描
•集成PCI总线和SDRAM时钟生成
（图片：引线/示意图）
