QorIQ®Qonverge B4420NSE7QQMD多核片上系统（SoC）架构专为高性能无线基础设施应用而设计。它为支持各种无线标准（包括WCDMA（HSPA/HSPA+）、FDD-LTE、TDD-LTE和包括3GPP LTE版本10/11的高级LTE）的载波级城域网和微小区基站平台提供超高性能。
该多核SoC包括四个可编程内核、两个64位Power Architecture®内核和两个基于StarCore®灵活矢量处理器（FVP）的内核，以及用于第1层、第2层和传输的高吞吐量、低延迟硬件加速器，以实现从PHY到传输层的无线电处理链的高度优化处理。
特色
- 两个基于Power Architecture®技术构建的e6500双线程内核，最高1.6 GHz，采用AltiVec®128位SIMD引擎
- 两个基于StarCore®的SC3900FP固定/浮点DSP内核。高达1.2 GHz的技术，每种技术为固定点提供38.4 GMacs/核心，为浮点提供19.2 GFlops/核心。
- 队列管理器和缓冲区管理器，用于简化网络接口和硬件加速器的共享以及缓冲池的管理
- 用于数据包分析、分类和分发的数据路径加速架构
- 用于LTE、高级LTE和WCDMA（HSPA/HSPA+）的基带多加速器平台引擎（MAPLE-B）
- DDR3/3L SDRAM 1.6 GHz 64位内存控制器，支持ECC和交织，附带512 KB L3缓存
- 集成安全加速（SEC 5.3）
- 信任体系结构安全引导
- 增强型串行外围接口（eSPI）
- 增强型安全数字主机控制器（eSD/eMMC）
- 四个I²C控制器
- 支持NAND和NOR闪存以及通用SRAM的集成闪存控制器
- 四个Aurora跟踪接口
- 四个UART控制器
- CoreNet®–用于全缓存一致系统的内部非阻塞交换机结构
- USB 2.0控制器
- JTAG-符合IEEE®标准1149.1和1149.6的测试访问端口（TAP）和边界扫描架构
- GPIO公司
- 32位计时器
- 高速接口复用到8个SerDes 10G端口
- 三个以太网接口，支持2.5G/1G，支持IEEE 1588.2
- 四个CPRI 4.2控制器，最高运行9.8G
- 高达5G的四通道PCI Express®v2.0控制器
- 封装–FC-BGA，33 mm x 33 mm，1020个引脚，1 mm间距，无铅
