XPC8260CVVIFBC详细介绍了PowerQUICC II系列通信处理器（MPC8260）的.29μm（HiP3）设备的电源考虑、DC/AC电气特性和AC定时规范。贯穿本文件。
特色
MPC8260的主要特点如下：
•双问题整数核心
-EC603e微处理器的核心版本
-系统核心微处理器支持133–200 MHz的频率（150–200 MHz用于
MPC8255）
-单独的16 KB数据和指令缓存：
–四路集合关联
–物理寻址
–LRU更换算法
-符合PowerPC体系结构的内存管理单元（MMU）
-通用片上处理器（COP）测试接口
-高性能（200 MHz时为4.4–5.1 SPEC95基准
200兆赫）
-支持数据缓存一致性的总线侦听
-浮点单元（FPU）
•内部逻辑和I/O的独立电源
•G2核心和CPM的单独PLL
-G2核心和CPM可以以不同频率运行，以实现功率/性能优化
-提供1.5:1、2:1、2.5:1、3:1、3.5:1、4:1、5:1、6:1比率的内部核心/总线时钟乘法器
-内部CPM/总线时钟乘法器，提供2:1、2.5:1、3:1、3.5:1、4:1、5:1、6:1的比率
•64位数据和32位地址60x总线
-总线支持多个主设计
-支持单拍和四拍突发传输
-64、32、16和8位端口大小由片上存储器控制器控制
-支持数据奇偶校验或ECC和地址奇偶校验
•32位数据和18位地址本地总线
-单个主总线，支持外部从设备
-八拍突发传输
-32、16和8位端口大小由片上存储器控制器控制
•系统接口单元（SIU）
-时钟合成器
-重置控制器
-实时时钟（RTC）寄存器
-周期中断计时器
-硬件总线监视器和软件看门狗计时器
-IEEE标准1149.1™ JTAG测试接入端口
•十二组存储器控制器
-到SRAM、页模式SDRAM、DRAM、EPROM、Flash和其他用户可定义外设的无胶接口
-字节写入启用和可选奇偶校验生成
-具有可编程存储体大小的32位地址解码器
-三个用户可编程机器、通用芯片选择机器和页面模式
流水线SDRAM机
-字节选择64总线宽度（60x），字节选择32总线宽度（本地）
-SDRAM专用接口逻辑
•可禁用CPU内核，设备可在从模式下使用到外部内核
•通信处理器模块（CPM）
