CDCE72010EVM是一种高性能、低相位噪声和低偏斜时钟同步器，可将VCXO（压控晶体振荡器）或VCO（压控振荡器）频率同步到两个参考时钟之一。时钟路径是完全可编程的，为用户提供了高度的灵活性。以下关系适用于分隔器：
频率（VCXO_IN或AUX_IN）/频率（PRI_REF或SEC_REF）=（P*N）/（R*M）
通过选择外部的VC（X）O和环路滤波器组件，VC（X）O_IN时钟的工作频率高达1.5GHz。可以调整PLL环路带宽和阻尼因子以满足不同的系统要求。
CDCE72010EVM可锁定两个参考时钟输入（PRI_REF和SEC_REF）之一，并支持频率保持模式，以实现故障安全和系统冗余。CDCE72010EVM的输出是用户可定义的，可以是多达10个LVPECL/LVDS输出或多达20个LVCMOS输出的任意组合。内置的同步锁存器确保所有输出都同步，以实现非常低的输出偏差。
所有设备设置，包括输出信号、除法器值选择、输入选择等，均可通过SPI（4线串行外围接口）进行编程。SPI允许单独控制设备设置。
该设备在3.3V环境中运行，其特点是在-40°C至+85°C的温度范围内运行。
CDCE72010EVM采用64引脚无铅“绿色”塑料四方形扁平封装，具有增强的底部散热垫。德州仪器的包装代号为RGC（S-PQFP-N64）。
特色
- 高性能LVPECL、LVDS、LVCMOS PLL时钟同步器
- 冗余的两个参考时钟输入（主时钟和辅助时钟）
支持手动或自动选择 - 接受高达500MHz的两个差分输入（LVPECL或LVDS）参考
（或两个高达250MHz的LVCMOS输入）作为PLL参考 - VCXO_IN时钟与两个参考时钟之一同步
- VCXO_IN频率高达1.5GHz（LVPECL）
800MHz用于LVDS和
250MHz用于LVCMOS电平信号 - 输出可以是LVPECL、LVDS和LVCMOS的组合
（最多10个差分LVPECL或LVDS输出或最多
20个LVCMOS输出），输出9可以转换为
辅助输入作为第二个VC（X）O。 - 输出除法器可选择除以1、2、3、4、5、6、8、10，
12, 16, 18, 20, 24, 28, 30, 32, 36, 40, 42, 48, 50, 56, 60, 64, 70,
或每个输出上80个，最多8个分频器。（除了
输出0和9，输出0跟随输出1除法器和输出9
跟随输出8分频器） - SPI可控设备设置
- 通过SPI接口的单独输出启用控制
- 用于存储设置的集成片上非易失性存储器（EEPROM）
而无需向设备施加高压 - 在两个默认设置之间选择的可选配置引脚
存储在EEPROM中 - 从低PLL环路带宽中有效清除抖动
- 极低相位噪声PLL核心
- 可编程相位偏移（输入参考至输出）
- 宽电荷泵电流范围从200μA到3mA
- 为快速中心频率将电荷泵预设为VCC_CP/2
通过SPI总线控制的VC（X）O设置 - SERDES启动模式（取决于VCXO范围）
- 辅助输入：输出9可作为驱动的第二VCXO输入
所有输出或用作PLL反馈信号 - 复位或保持输入引脚用作复位或保持功能
- 手动选择主和辅助的参考选择
参考时钟 - 断电（PD）以将设备置于待机模式
- 模拟和数字PLL锁定指示器
- 单端输入信号的内部生成VBB偏置电压
- 由Hold引脚或SPI总线激活的频率保持模式以改进
故障安全操作 - 输入到所有输出的倾斜控制
- 使用每个输出除法器对每个输出进行单独的倾斜控制
- 封装在QFN-64封装中
- ESD保护超过2kV HBM
- 工业温度范围-40°C至85°C
