AM389x Sitara ARM处理器是一个高度集成的可编程平台，利用TI的Sitara技术满足以下应用程序的处理需求：单板计算、网络和通信处理、工业自动化、人机界面和交互式服务点亭。
该设备使原始设备制造商（OEM）和原始设计制造商（ODM）能够通过完全集成的混合处理器解决方案的最大灵活性，快速将具有强大操作系统支持、丰富用户界面和高处理性能的设备推向市场。该设备将高性能ARM处理与高度集成的外围设备相结合。
带有NEON浮点扩展的ARM Cortex-A8 32位RISC处理器包括：32KB的指令缓存；32KB的数据缓存；256KB的二级缓存；以及64KB的RAM。
丰富的外围设备集提供了控制外部外围设备和与外部处理器通信的能力。有关每个外围设备的详细信息，请参阅本文档中的相关章节和相关的外围设备参考指南。外围设备包括：高清视频处理子系统（HDVPSS），提供同时输出高清和SD模拟视频和双高清视频输入；最多两个千兆以太网MAC（10 Mbps、100、Mbps、1000 Mbps），带有GMII和MDIO接口；两个USB端口，集成2.0 PHY；PCIe端口x2通道GEN2兼容接口，允许设备充当PCIe根复合体或设备端点；一个6通道McASP音频串行端口（带DIT模式）；两个双通道McASP音频串行端口（带DIT模式）；一个McBSP多通道缓冲串行端口；三个UART，支持IrDA和CIR；SPI串行接口；SD和SDIO串行接口；两个I2C主接口和从接口；多达64个GPIO引脚；七个32位定时器；系统看门狗定时器；双DDR2和DDR3 SDRAM接口；灵活的8位和16位异步存储器接口；以及最多两个SATA接口，用于两个或更多磁盘驱动器上的外部存储，使用端口乘数。
该设备还包括一个SGX530 3D图形引擎（仅在AM3894CYG120设备上可用），用于从核心卸载许多视频和图像处理任务。此外，该设备还为ARM提供了一套完整的开发工具，包括C编译器和Microsoft Windows调试器界面，用于查看源代码执行情况。
该设备包采用Via Channel技术进行了专门设计。该技术允许在0.65mm间距封装中使用0.8mm间距的PCB特征尺寸，并大大降低了PCB成本。由于通孔通道BGA技术的层效率提高，通孔通道技术还允许PCB仅在两个信号层中布线。
特色
- 高性能Sitara ARM微处理器（MPU）
- ARMCortex-A8 RISC处理器
- 最高1.20 GHz
- ARMCortex-A8 RISC处理器
- ARM Cortex-A8内核
- ARMv7体系结构
- 有序、双问题、超标量处理器内核
- NEON多媒体架构
- 支持整数和浮点（符合VFPv3-IEEE754）
- Jazelle RCT执行环境
- ARMv7体系结构
- ARM Cortex-A8内存架构
- 32-KB指令和数据缓存
- 256-KB二级缓存
- 64-KB RAM，48-KB引导ROM
- 512KB片上存储器控制器（OCMC）RAM
- SGX530 3D图形引擎（仅在AM3894设备上可用）
- 每秒最多可提供30兆三角
- 通用可扩展着色器引擎
- Direct3D Mobile、OpenGL ES 1.1和2.0、OpenVG 1.1、OpenMax API支持
- 高级几何DMA驱动操作
- 可编程HQ图像消除混叠
- 持久性
- ARM指令和数据–Little Endian
- 高清视频处理子系统（HDVPSS）
- 两个165 MHz高清视频捕获频道
- 一个16位或24位和一个16比特信道
- 每个信道可分为双8位捕获信道
- 两个165 MHz高清视频显示频道
- 一个16位、24位、30位信道和一个16比特信道
- 同步SD和HD模拟输出
- 数字HDMI 1.3发射机，带PHY和HDCP，最高165 MHz像素时钟
- 三个图形层
- 两个165 MHz高清视频捕获频道
- 双32位DDR2和DDR3 SDRAM接口
- 最高支持DDR2-800和DDR3-1600
- 总共最多八个x8设备
- 2GB的总地址空间
- 动态内存管理器（DMM）
- 可编程多区存储器映射和交织
- 实现高效的2D块访问
- 支持0°、90°、180°或270°方向的平铺对象和镜像
- 优化交错访问
- 一个带有集成PHY的PCI Express（PCIe）2.0端口
- 单端口，1或2车道，5.0 GT/秒
- 可配置为根复合体或端点
- 带集成PHY的串行ATA（SATA）3.0 Gbps控制器
- 两个硬盘驱动器的直接接口
- 硬件辅助本机命令队列（NCQ），最多32个条目
- 支持端口乘法器和基于命令的切换
- 两个10 Mbps、100 Mbps和1000 Mbps以太网MAC（EMAC）
- 符合IEEE 802.3（仅限3.3-V I/O）
- MII和GMII媒体独立接口
- 管理数据I/O（MDIO）模块
- 带集成PHY的双USB 2.0端口
- USB 2.0高速和全速客户端
- USB 2.0高速、全速和低速主机
- 支持端点0-15
- 通用内存控制器（GPMC）
- 8位和16位多路复用地址和数据总线
- 最多6个芯片选择，每个芯片选择引脚最多256-MB地址空间
- NOR闪存、NAND闪存（带BCH和汉明错误码检测）、SRAM和伪SRAM的无胶接口
- GPMC外部的错误定位模块（ELM）为NAND提供最多16位和512字节的硬件ECC
- FPGA、CPLD、ASIC接口的灵活异步协议控制
- 增强型直接存储器存取（EDMA）控制器
- 四个传输控制器
- 64个独立DMA信道和8个快速DMA（QDMA）信道
- 七个32位通用定时器
- 一个系统看门狗定时器
- 三个可配置UART、IrDA和CIR模块
- 带调制解调器控制信号的UART0
- 最高支持3.6864 Mbps UART
- SIR、MIR、FIR（4.0 MBAUD）和CIR
- 一个40 MHz串行外围接口（SPI），具有四个芯片选择
- SD和SDIO串行接口（1位和4位）
- 双集成电路间（I2C总线）端口
- 三个多通道音频串行端口（McASP）
- 一个六串行器发送和接收端口
- 两个双串行器发送和接收端口
- DIT支持SDIF和PDIF（所有端口）
- 多通道缓冲串行端口（McBSP）
- 发送和接收时钟高达48 MHz
- 两个时钟区和两个串行数据引脚
- 支持TDM、I2S和类似格式
- 实时时钟（RTC）
- 一次性或周期性中断生成
- 最多64个通用I/O（GPIO）引脚
- 片上ARM ROM引导加载程序（RBL）
- 电源、重置和时钟管理
- SmartReflex技术（2级）
- 七个独立的核心功率域
- 子系统和外围设备的时钟启用和禁用控制
- IEEE 1149.1（JTAG）和IEEE 1149.7（cJTAG）兼容
- 通过渠道技术实现
0.8-mm设计规则 - 40纳米CMOS技术
- 3.3V单端LVCMOS I/O（1.5 V时DDR3、1.8 V时DDR2和1.8 V时DEV_CLKIN除外）
