AM1806BZCE4ARM微处理器是基于ARM926EJ-S的低功耗应用处理器。
该设备使原始设备制造商（OEM）和原始设计制造商（ODM）能够通过完全集成的混合处理器解决方案的最大灵活性，快速将具有强大操作系统支持、丰富用户界面和高处理性能寿命的设备推向市场。
ARM926EJ-S是一个32位RISC处理器内核，它执行32位或16位指令，并处理32位、16位或8位数据。内核使用流水线，使得处理器和内存系统的所有部分都可以连续运行。
ARM内核有一个协处理器15（CP15）、保护模块、数据和程序内存管理单元（MMU）以及表后备缓冲区。ARM核心处理器具有单独的16-KB指令和16-KB数据缓存。两者都是与虚拟索引虚拟标记（VIVT）的四向关联。ARM内核还具有8KB的RAM（矢量表）和64KB的ROM。
外围设备包括：一个USB2.0 OTG接口；两个内部集成电路（I2C总线）接口；一个具有16个串行器和FIFO缓冲器的多通道音频串行端口（McASP）；两个具有FIFO缓冲器的多通道缓冲串行端口（McBSP）；具有多个芯片选择的两个串行外围接口（SPI）；四个64位通用定时器，每个可配置（一个可配置为看门狗）；可配置的16位主机端口接口（HPI）；多达9组通用输入/输出（GPIO）引脚，每组包含16个引脚，具有可编程中断和事件生成模式，与其他外围设备复用；三个UART接口（每个带有RTS和CTS）；两个增强型高分辨率脉宽调制器（eHRPWM）外围设备；三个32位增强捕获（eCAP）模块外围设备，可配置为3个捕获输入或3个辅助脉宽调制器（APWM）输出；两个外部存储器接口；用于较慢存储器或外围设备的异步和SDRAM外部存储器接口（EMIFA）；以及更高速DDR2/Mobile DDR控制器。
通用并行端口（uPP）为许多类型的数据转换器、FPGA或其他并行设备提供高速接口。uPP支持两个通道上8至16位之间的可编程数据宽度。支持单数据速率和双数据速率传输以及START、ENABLE和WAIT信号，为各种数据转换器提供控制。
包括视频端口接口（VPIF），提供灵活的视频I/O端口。
丰富的外围设备集提供了控制外部外围设备和与外部处理器通信的能力。有关每个外围设备的详细信息，请参阅本文档中的相关章节和相关的外围设备参考指南。
该设备有一套完整的ARM处理器开发工具。这些工具包括C编译器、调度和Windows调试器界面，用于查看源代码执行。
特色
- 375和456 MHz ARM926EJ-S RISC微处理器
- 增强型直接存储器访问控制器3（EDMA3）：
- 2信道控制器
- 3个传输控制器
- 64个独立DMA信道
- 16个快速DMA通道
- 可编程传输突发大小
- 1.8V或3.3V LVCMOS I/O（USB和DDR2接口除外）
- 两个外部存储器接口：
- 埃米法
- NOR（8位或16位宽数据）
- NAND（8位或16位宽数据）
- 具有128-MB地址空间的16位SDRAM
- DDR2/移动DDR内存控制器，具有以下功能之一：
- 具有256-MB地址空间的16位DDR2 SDRAM
- 具有256-MB地址空间的16位mDDR SDRAM
- 埃米法
- 三个可配置的16550型UART模块：
- 带调制解调器控制信号
- 16字节FIFO
- 16x或13x过采样选项
- LCD控制器
- 两个串行外围接口（SPI），每个都有多个芯片选择
- 具有安全数据I/O（SDIO）接口的两个多媒体卡（MMC）/安全数字（SD）卡接口
- 两个主从集成电路
（I2C总线） - 一个主机端口接口（HPI），具有16位宽多路复用地址和数据总线，用于高带宽
- 可编程实时单元子系统（PRUSS）
- 两个独立的可编程实时单元（PRU）内核
- 32位加载存储RISC架构
- 每个内核4KB指令RAM
- 每个内核512字节的数据RAM
- 可通过软件禁用PRUSS以节省电力
- 除了PRU核心的正常R31输出之外，每个PRU的寄存器30从子系统输出。
- 标准电源管理机制
- 时钟门控
- 单个PSC时钟门控域下的整个子系统
- 专用中断控制器
- 专用交换中心资源
- 两个独立的可编程实时单元（PRU）内核
- 带集成PHY（USB0）的USB 2.0 OTG端口
- USB 2.0高速和全速客户端
- USB 2.0高速、全速和低速主机
- 终点0（控制）
- 端点1、2、3、4（控制、批量、中断或ISOC）RX和TX
- 一个多通道音频串行端口（McASP）：
- 发送和接收时钟
- 两个时钟区和16个串行数据引脚
- 支持TDM、I2S和类似格式
- 支持DIT
- 用于发送和接收的FIFO缓冲器
- 两个多通道缓冲串行端口（McBSP）：
- 发送和接收时钟
- 支持TDM、I2S和类似格式
- AC97音频编解码器接口
- 电信接口（ST总线，H100）
- 128信道TDM
- 用于发送和接收的FIFO缓冲器
- 视频端口接口（VPIF）：
- 两个8位SD（BT.656）、单个16位或单个原始（8位、10位和12位）视频捕获通道
- 两个8位SD（BT.656），单个16位视频显示通道
- 通用并行端口（uPP）：
- FPGA和数据转换器的高速并行接口
- 两个通道上的数据宽度均为8至16位非独占
- 单数据速率或双数据速率传输
- 支持具有启动、启用和等待控制的多个接口
- 带32 kHz振荡器和独立电源轨的实时时钟（RTC）
- 三个64位通用定时器（每个可配置为两个32位定时器）
- 一个64位通用或看门狗定时器（可配置为两个32位通用定时器）
- 两个增强型高分辨率脉宽调制器（eHRPWM）：
- 具有周期和频率控制的专用16位时基计数器
- 6个单边缘输出、6个双边缘对称输出或3个双边缘不对称输出
- 死区生成
- 高频载波PWM斩波
- 跳闸区输入
- 三个32位增强捕获（eCAP）模块：
- 可配置为3个捕获输入或3个辅助脉宽调制器（APWM）输出
- 单次拍摄最多四个事件时间戳
- 361球无铅塑料球栅阵列（PBGA）[ZCE后缀]，0.65mm球距
- 361球无铅PBGA[ZWT后缀]，0.80-mm球节距
- 商用或扩展温度
