LMK04208EVM是一款高性能时钟调节器，具有卓越的时钟抖动清理、生成和分配功能，具有先进的功能，可满足下一代系统的要求。双环PLLlatium架构能够使用低噪声VCXO模块实现111 fs的RMS抖动（12 kHz至20 MHz），或者使用低成本外部晶体和变容二极管实现低于200 fs的RMS抖动（12 Hz至20 Hz）。
双环结构由两个高性能锁相环（PLL）、一个低噪声晶体振荡器电路和一个高性能压控振荡器（VCO）组成。第一PLL（PLL1）提供低噪声抖动清洁器功能，而第二PLL（PLL2）执行时钟生成。PLL1可以被配置为与外部VCXO模块或具有外部可调谐晶体和变容二极管的集成晶体振荡器一起工作。当与非常窄的环路带宽配对时，PLL1使用VCXO模块或可调谐晶体的高级近相位噪声（偏移低于50kHz）来清除输入时钟。PLL1的输出用作PLL2的干净输入参考，在那里它锁定集成VCO。PLL2的环路带宽可以被优化以清除远异相噪声（偏移超过50kHz），其中集成VCO优于PLL1中使用的VCXO模块或可调谐晶体。
特色
- 超低RMS抖动性能
- 111 fs，RMS抖动（12 kHz至20 MHz）
- 123 fs，RMS抖动（100 Hz至20 MHz）
- 双环PLL架构
- 第1页
- 集成低噪声晶体振荡器电路
- 输入时钟丢失时的保持模式
- 自动或手动触发/恢复
- 第二层
- 标准化PLL噪声下限为–227 dBc/Hz
- 高达155 MHz的鉴相器速率
- OSCin倍频器
- 集成低噪声VCO或外部VCO模式
- 具有LOS的两个冗余输入时钟
- 自动和手动切换模式
- 50%占空比输出分频，1至1045（偶数和奇数）
- 6个LVPECL、LVDS或LVCMOS可编程输出
- 数字延迟：固定或动态可调
- 25 ps步进模拟延迟控制
- 7个差分输出，最多14个单端
- 多达6个VCXO/晶体缓冲输出
- 时钟频率高达1536 MHz
- 0-延迟模式
- 通电时的三个默认时钟输出
- 多模式：双PLL、单PLL和时钟分配
- 工业温度范围：-40°C至+85°C
- 3.15V至3.45-V操作
- 64针WQFN封装（9.0×9.0×0.8 mm）
