本文档包含有关PowerQUICC II的.29µm（HiP3）器件的电源考虑、DC/AC电气特性和AC定时规范的详细信息™ 通信处理器系列：MPC8260AVVMHBB和MPC8255。在本文档中，MPC8260AVVMHBB和MPC8255统称为MPC8260。
特征
MPC8260AVVMHBB的主要功能如下：
•双问题整数核心
-EC603e微处理器的核心版本
-系统核心微处理器支持133–200 MHz的频率（150–200 MHz用于
MPC8255）
-单独的16 KB数据和指令缓存：
–四路集合关联
–物理寻址
–LRU更换算法
-符合PowerPC体系结构的内存管理单元（MMU）
-通用片上处理器（COP）测试接口
-高性能（200 MHz时为4.4–5.1 SPEC95基准
200兆赫）
-支持数据缓存一致性的总线侦听
-浮点单元（FPU）
•内部逻辑和I/O的独立电源
•G2核心和CPM的单独PLL
-G2核心和CPM可以以不同频率运行，以实现功率/性能优化
-提供1.5:1、2:1、2.5:1、3:1、3.5:1、4:1、5:1、6:1比率的内部核心/总线时钟乘法器
-内部CPM/总线时钟乘法器，提供2:1、2.5:1、3:1、3.5:1、4:1、5:1、6:1的比率
•64位数据和32位地址60x总线
-总线支持多个主设计
-支持单拍和四拍突发传输
-64、32、16和8位端口大小由片上存储器控制器控制
-支持数据奇偶校验或ECC和地址奇偶校验
•32位数据和18位地址本地总线
-单个主总线，支持外部从设备
-八拍突发传输
-32、16和8位端口大小由片上存储器控制器控制
•系统接口单元（SIU）
-时钟合成器
-重置控制器
-实时时钟（RTC）寄存器
-周期中断计时器
-硬件总线监视器和软件看门狗计时器
-IEEE 1149.1 JTAG测试访问端口
•十二组存储器控制器
-SRAM、页模式SDRAM、DRAM、EPROM、Flash和其他用户的无胶接口
可定义的外围设备
-字节写入启用和可选奇偶校验生成
-具有可编程存储体大小的32位地址解码器
-三个用户可编程机器、通用芯片选择机器和页面模式
流水线SDRAM机
-字节选择64总线宽度（60x），字节选择32总线宽度（本地）
-SDRAM专用接口逻辑
•可禁用CPU内核，设备可在从模式下使用到外部内核
•通信处理器模块（CPM）
-嵌入式32位通信处理器（CP）使用RISC架构提供灵活支持
用于通信协议
-通过片上24 Kbyte双端口RAM和DMA控制器与G2核心连接
-用于在所有串行信道上接收和发送的串行DMA信道
-具有漏极开路和中断功能的并行I/O寄存器
-执行内存到内存和内存到I/O传输的虚拟DMA功能
-三个快速通信控制器（MPC8255上有两个），支持以下功能
协议：
–通过媒体独立的10/100 Mbit以太网/IEEE 802.3 CDMA/CS接口
接口（MII）
–155 Mbps的ATM全双工SAR协议，通过UTOPIA接口、AAL5、AAL1、，
AAL0协议、TM 4.0 CBR、VBR、UBR、ABR流量类型，最高16K外部
连接
–透明
–HDLC高达T3速率（清晰信道）
-两个多通道控制器（MCC）（MPC8255上只有MCC2）
–每个MCC处理128个串行、全双工、64 Kbps数据信道。每个MCC可以拆分
分成四个子组，每组32个信道。
–几乎任何子组组合都可以复用为单个或多个TDM
每个MCC最多四个TDM接口
-四个与MPC860相同的串行通信控制器（SCC），支持
以下协议的数字部分：
–以太网/IEEE 802.3 CDMA/CS
–HDLC/SDLC和HDLC总线
–通用异步收发器（UART）
–同步UART
–二进制同步（BISYNC）通信
–透明
-两个与MPC860相同的串行管理控制器（SMC）
–及时提供BRI设备作为通用电路接口（GCI）控制器的管理
时分复用（TDM）信道
–透明
–UART（低速运行）
-一个与MPC860 SPI相同的串行外围接口
-一个内部集成电路（I2C）控制器（与MPC860 I2C控制器相同）
–Microwire兼容
–多主、单主和从模式
-多达八个TDM接口（MPC8255上有4个）
–支持两组四个TDM信道，共八个TDM
–2048字节的SI RAM
–位或字节分辨率
–独立的发送和接收路由，帧同步
–支持T1、CEPT、T1/E1、T3/E3、脉冲编码调制高速公路、ISDN基本速率、ISDN
一次速率、Freescale芯片间数字链路（IDL）、通用电路接口（GCI）和
用户定义的TDM串行接口
-八个独立的波特率发生器和20个输入时钟引脚，
SCC、SMC和串行通道
-四个独立的16位定时器，可作为两个32位定时器互连
特色
- 100 MHz时190 MIPS（Dhrystone 2.1）
- 266 MHz时505 MIPS（Dhrystone 2.1）
- 300 MHz时为570 MIPS（Dhrystone 2.1）
- 高性能超标量微处理器
- 禁用CPU模式
- 支持NXP®外部二级缓存芯片（MPC2605）
- 改进的低功耗内核
- 16 KB数据和16 KB指令缓存，四路集合关联
- 内存管理单元
- 浮点单元已启用
- 通用片上处理器（COP）
- 系统集成单元（SIU）
- 内存控制器，包括两个专用SDRAM机器
- 高达66 MHz的PCI（在后续版本中提供）
- 硬件总线监视器和软件看门狗计时器
- IEEE 1149.1 JTAG测试访问端口
- 工作频率高达133、166或200 MHz的高性能通信处理器模块（CPM）
- G2核心和CPM可能以不同的频率运行
- 并行I/O寄存器
- 板载32 KB双端口RAM
- 两个多通道控制器（MCC），每个支持128条全双工、64 Kbps、HDLC线路
- 虚拟DMA功能
- 三个FC支持：
- 最高155 Mbps ATM SAR（最多两个）（AAL0、AAL1、AAL2、AAL5）
- 10/100 Mbps以太网（最多三个）（IEEE 802.3X，带流量控制）
- 45 Mbps HDLC/透明（最多三个）
- 两种总线架构：一个64位60x总线和一个32位PCI或本地总线
- 两个UTOPIA 2级主/从端口，均支持多PHY。
- 三个MII接口
- 八个TDM接口（T1/E1），两个TDM端口可以无胶连接到T3/E3
- 1.8V或2.0V内部和3.3V I/O
- 300 MHz功耗：2.5 W
- 480 TBGA封装（37.5 mm x 37.5 mm）
