•数据输入引脚上的主动上拉
•低功率版本（20V8L）
-商用最大55 mA（15，25 ns）
-最大65 mA军用/工业（15，25 ns）
•标准版本功耗低
-最大90 mA商用（15，25 ns）
-商用最大115 mA（10 ns）
—最大130 mA军用/工业（15，25 ns）
•用于电可擦除性和可编程性的CMOS闪存技术
•用户可编程宏单元
-输出极性控制
-可单独选择注册或组合操作
•QSOP软件包可用
-10、15和25 ns com'l版本
-15和25 ns军用/工业版本
•高可靠性
-经验证的闪存技术
-100%编程和功能测试
功能描述
Cypress PALCE20V8是CMOS闪存可擦除第二代可编程阵列逻辑器件。它是用熟悉的积和（AND-OR）逻辑结构和可编程宏单元实现的。
PALCE20V8采用24引脚300密耳模制DIP、300密耳cerdip、28引脚方形陶瓷无引线芯片载体、28引脚正方形塑料引线芯片载体和24引脚四分之一尺寸的外形。该设备最多提供20个输入和8个输出。PALCE20V8可以电擦除并重新编程。可编程宏单元使设备能够作为熟悉的24引脚PLD（如20L8、20R8、20R6、20R4）的超集。
（图片：引出线）
