特色
可配置逻辑块(CLB)
•查找表(LUT)
•触发器
•级联加法器
36 Kb块RAM
•真正的双端口
•高达72位宽
•可配置为双18 Kb块RAM
数字信号处理
•18 x 25有符号乘法
•48位加法器/累加器
•25位前置加法器
可编程I/O块
•支持LVCMOS、LVDS和SSTL
•1.2V至3.3V I/O
•可编程I/O延迟和SerDes
•查找表(LUT)
•触发器
•级联加法器
36 Kb块RAM
•真正的双端口
•高达72位宽
•可配置为双18 Kb块RAM
数字信号处理
•18 x 25有符号乘法
•48位加法器/累加器
•25位前置加法器
可编程I/O块
•支持LVCMOS、LVDS和SSTL
•1.2V至3.3V I/O
•可编程I/O延迟和SerDes