特征
MPC826xA系列的主要特点如下：
•双问题整数核心
-EC603e微处理器的核心版本
-支持150–300 MHz频率的系统核心微处理器
-单独的16 KB数据和指令缓存：
–四路集合关联
–物理寻址
–LRU更换算法
-符合PowerPC体系结构的内存管理单元（MMU）
-通用片上处理器（COP）测试接口
-高性能（300 MHz时为6.6–7.65 SPEC95基准；1.68 MIPs/MHz无内联；1.90 Dhrystone MIPs/MHz
-支持数据缓存一致性的总线侦听
-浮点单元（FPU）
•内部逻辑和I/O的独立电源
•G2核心和CPM的单独PLL
-G2核心和CPM可以以不同频率运行，以实现功率/性能优化
-提供1.5:1、2:1、2.5:1、3:1、3.5:1、4:1、5:1、6:1比率的内部核心/总线时钟乘法器
-内部CPM/总线时钟乘法器，提供2:1、2.5:1、3:1、3.5:1、4:1、5:1、6:1的比率
•64位数据和32位地址60x总线
-总线支持多个主设计
-支持单拍和四拍突发传输
-64、32、16和8位端口大小由片上存储器控制器控制
-支持数据奇偶校验或ECC和地址奇偶校验
•32位数据和18位地址本地总线
-单个主总线，支持外部从设备
-八拍突发传输
-32、16和8位端口大小由片上存储器控制器控制
•60x至PCI桥接器（仅限MPC8265和MPC8266）
-可编程主机桥和代理
-32位数据总线，66 MHz，3.3 V
-同步和异步60x和PCI时钟模式
-外部PCI主机可用的所有内部地址空间
-用于内存块传输的DMA
-PCI-60x地址重新映射
•系统接口单元（SIU）
-时钟合成器
-重置控制器
-实时时钟（RTC）寄存器
-周期中断计时器
-硬件总线监视器和软件看门狗计时器
-IEEE 1149.1 JTAG测试访问端口
•十二组存储器控制器
-到SRAM、页模式SDRAM、DRAM、EPROM、Flash和其他用户可定义外设的无胶接口
-字节写入启用和可选奇偶校验生成
-具有可编程存储体大小的32位地址解码器
-三个用户可编程机器、通用芯片选择机器和页模式流水线SDRAM机器
-字节选择64总线宽度（60x），字节选择32总线宽度（本地）
-SDRAM专用接口逻辑
•可禁用CPU内核，设备可在从模式下使用到外部内核
特色
- 100 MHz时190 MIPS（Dhrystone 2.1）
- 266 MHz时505 MIPS（Dhrystone 2.1）
- 300 MHz时为570 MIPS（Dhrystone 2.1）
- 高性能超标量微处理器
- 禁用CPU模式
- 支持NXP®外部二级缓存芯片（MPC2605）
- 改进的低功耗内核
- 16 KB数据和16 KB指令缓存，四路集合关联
- 内存管理单元
- 浮点单元已启用
- 通用片上处理器（COP）
- 系统集成单元（SIU）
- 内存控制器，包括两个专用SDRAM机器
- 高达66 MHz的PCI（在后续版本中提供）
- 硬件总线监视器和软件看门狗计时器
- IEEE 1149.1 JTAG测试访问端口
- 工作频率高达133、166或200 MHz的高性能通信处理器模块（CPM）
- G2核心和CPM可能以不同的频率运行
- 并行I/O寄存器
- 板载32 KB双端口RAM
- 两个多通道控制器（MCC），每个支持128条全双工、64 Kbps、HDLC线路
- 虚拟DMA功能
- 三个FC支持：
- 最高155 Mbps ATM SAR（最多两个）（AAL0、AAL1、AAL2、AAL5）
- 10/100 Mbps以太网（最多三个）（IEEE 802.3X，带流量控制）
- 45 Mbps HDLC/透明（最多三个）
- 两种总线架构：一个64位60x总线和一个32位PCI或本地总线
- 两个UTOPIA 2级主/从端口，均支持多PHY。
- 三个MII接口
- 八个TDM接口（T1/E1），两个TDM端口可以无胶连接到T3/E3
- 1.8V或2.0V内部和3.3V I/O
- 300 MHz功耗：2.5 W
- 480 TBGA封装（37.5 mm x 37.5 mm）
